微機(jī)原理第10講IO接口及總線課件.ppt

《微機(jī)原理第10講IO接口及總線課件.ppt》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第六章I/O接口和總線§6.1I/O接口I/O接口的功能簡單的輸入輸出接口芯片I/O端口及其尋址方式CPU與外設(shè)的數(shù)據(jù)傳送方式譯碼電路和PC機(jī)的I/O地址分配§6.2總線§6.1I/O接口一、I/O接口的功能計(jì)算機(jī)與外部設(shè)備通信時存在的問題速度不匹配信號電平不匹配信號格式不匹配時序不匹配I/O接口的功能設(shè)置緩沖信號電平轉(zhuǎn)換格式轉(zhuǎn)換時序控制地址譯碼二、簡單的輸入輸出接口芯片緩沖器74LS244、74LS245三態(tài)輸出能力74LS2448位緩沖器，分為2組控制端：1G，2G單向傳輸74LS2458位緩沖器控制端：G，DIR雙向傳輸鎖存器74LS373數(shù)據(jù)暫存，三態(tài)

2、輸出，總線驅(qū)動8位寄存器8位三態(tài)緩沖器控制端：OE，GOEGDO0111010000×鎖存1××高阻使用方法鎖存+緩沖：控制OE，G鎖存：OE接地，僅控制G三、I/O端口及其尋址方式I/O端口接口電路中的寄存器及其控制邏輯I/O端口的類型數(shù)據(jù)端口狀態(tài)端口Ready,Busy,Error命令端口/控制端口ABDBIO/MWRRD接口數(shù)據(jù)狀態(tài)控制外部設(shè)備CPU格式數(shù)據(jù)：8位狀態(tài)與命令：若干位。交換方式：均作為數(shù)據(jù)交換I/O端口的尋址方法存儲器映象方式存儲器和I/O端口共用一個地址空間，所有訪問存儲器的指令都可以用于I/O端口。I/O單獨(dú)編址方式存儲器和I/O端口在

3、兩個獨(dú)立的地址空間中，訪問I/O端口用專用的IN或OUT指令。尋址方法的選擇：一般根據(jù)所使用的芯片確定。直接尋址可尋址256個輸入端口和256個輸出端口。INAL，n字節(jié)輸入(n端口數(shù)據(jù))?ALINAX，n字輸入(n+1)：(n)?AXOUTn，AL字節(jié)輸出(AL)?n端口OUTn，AX字輸出(AX)?n+1：n輸入輸出端口地址由DX寄存器(16bit)間接尋址。間接尋址可尋址64K個輸入端口和64K個輸出端口。INAL，DX字節(jié)輸入((DX))?ALINAX，DX字輸入((DX)+1)：((DX))?AXOUTDX，AL字節(jié)輸出(AL)?(DX)OUTDX，

4、AX字輸出(AX)?(DX)+1：(DX)8086I/O指令四、CPU與外設(shè)的數(shù)據(jù)傳送方式程序控制方式無條件傳輸方式輸入：CPU在執(zhí)行IN指令前，輸入三態(tài)緩沖器已準(zhǔn)備好。輸出：CPU在執(zhí)行OUT指令前，輸出鎖存器已空。條件傳輸方式/查詢方式CPU需不斷查詢外設(shè)的狀態(tài)，一旦外設(shè)滿足數(shù)據(jù)傳送的條件，就執(zhí)行IN或OUT指令，讀入或輸出數(shù)據(jù)。中斷方式DMA方式AB外設(shè)輸入數(shù)據(jù)三態(tài)緩沖器地址譯碼M/IORDDBn輸入端口n無條件輸入輸出外設(shè)數(shù)據(jù)鎖存器地址譯碼M/IOWRDBABn輸出端口n無條件輸出輸入外設(shè)狀態(tài)信號ReadyReady=1輸入數(shù)據(jù)N查詢輸入Y輸入外設(shè)狀態(tài)

5、信號BusyBusy=0輸出數(shù)據(jù)N查詢輸出YPOLL：INAL，STATUS_PORTTESTAL，80HJEPOLLINAL，DATA_PORTPOLL：INAL，STATUS_PORTTESTAL，80HJNEPOLLMOVAL，STORE；從數(shù)據(jù)區(qū)取數(shù)OUTDATA_PORT，AL輸入設(shè)備鎖存器DRQ三態(tài)緩沖器三態(tài)緩沖器地址譯碼M/IOM/IORDAB數(shù)據(jù)端口狀態(tài)端口D7數(shù)據(jù)選通信號DBReadyRD+5V鎖存器輸出裝置QDR三態(tài)緩沖器地址譯碼器M/IOWRAB數(shù)據(jù)端口狀態(tài)端口D7數(shù)據(jù)啟動DBACKBusyVCCRDM/IO中斷傳送：外設(shè)需要傳送數(shù)據(jù)時，

6、申請中斷；當(dāng)CPU允許中斷，在中斷服務(wù)程序中執(zhí)行IN/OUT指令；然后返回主程序啟動外設(shè)主程序外設(shè)準(zhǔn)備好輸入設(shè)備Ready=1輸出設(shè)備Busy=0中斷請求中斷響應(yīng)數(shù)據(jù)IN/OUT中斷服務(wù)程序IRET中斷響應(yīng)外設(shè)又一次準(zhǔn)備好中斷請求中斷類型號ABINTA輸入裝置鎖存器DRQ三態(tài)緩沖器裝置中斷允許地址譯碼器IO/M數(shù)據(jù)端口數(shù)據(jù)選通DBINTRRD三態(tài)緩沖器DBDMA傳送的基本概念無條件、查詢、中斷傳送，每傳送一個數(shù)據(jù)都需要CPU干預(yù)一次，限制了數(shù)據(jù)傳送的速度。輸入設(shè)備輸出設(shè)備CPU內(nèi)存DMA（DirectMemoryAccess）：是一種不需要CPU干預(yù)也不需要軟

7、件介入的高速數(shù)據(jù)傳送方式。在外設(shè)(如磁盤)與內(nèi)存之間成批傳送數(shù)據(jù)時，完全由硬件（DMA）完成外設(shè)與內(nèi)存的數(shù)據(jù)傳送，而不必CPU的干預(yù)。對這一數(shù)據(jù)傳送過程進(jìn)行控制的硬件稱為DMA控制器（DMAC）。DMA五、I/O譯碼電路與PC機(jī)的I/O地址分配I/O譯碼電路74LS138輸入信號高位地址線M/IO例：圖6-11，表6-2A3A4A5M/IOA14A15A12A13AY0BY1CY2G1Y3Y4G2AY5G2BY6Y7PC機(jī)的I/O端口地址分配PC/XT機(jī)的I/O端口地址分配DMA，中斷控制器，定時器，串行口，并行口，…地址空間1K，A9=0：系統(tǒng)板上的I/O端

8、口；A9=1：I/O通道上的I/O端口