SRAM存儲(chǔ)基本單元.doc

《SRAM存儲(chǔ)基本單元.doc》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、SRAM存儲(chǔ)基本單元SRAM中的每一bit存儲(chǔ)在由4個(gè)場(chǎng)效應(yīng)管（M1,M2,M3,M4）構(gòu)成兩個(gè)交叉耦合的反相器中。另外兩個(gè)場(chǎng)效應(yīng)管（M5,M6）是存儲(chǔ)基本單元到用于讀寫(xiě)的位線(xiàn)(BitLine)的控制開(kāi)關(guān)。一個(gè)SRAM基本單元有0and1兩個(gè)電平穩(wěn)定狀態(tài)。SRAM基本單元由兩個(gè)CMOS反相器組成。兩個(gè)反相器的輸入、輸出交叉連接，即第一個(gè)反相器的輸出連接第二個(gè)反相器的輸入，第二個(gè)反相器的輸出連接第一個(gè)反相器的輸入。這就能實(shí)現(xiàn)兩個(gè)反相器的輸出狀態(tài)的鎖定、保存，即存儲(chǔ)了1個(gè)位元的狀態(tài)?？梢?jiàn)如下圖分析結(jié)果。除了6管的SR

2、AM，其他SRAM還有8管、10管甚至每個(gè)位元使用更多的晶體管的實(shí)現(xiàn)。[2][3][4]這可用于實(shí)現(xiàn)多端口（port）的讀寫(xiě)訪(fǎng)問(wèn)，如顯存或者寄存器堆的多口SRAM電路的實(shí)現(xiàn)。一般說(shuō)來(lái)，每個(gè)基本單元用的晶體管數(shù)量越少，其占用面積就越小。由于硅芯片（siliconwafer）的生產(chǎn)成本是相對(duì)固定的，因此SRAM基本單元的面積越小，在硅芯片上就可以制造更多的位元存儲(chǔ)，每位元存儲(chǔ)的成本就越低。內(nèi)存基本單元使用少于6個(gè)晶體管是可能的—如3管[5][6]甚至單管，但單管存儲(chǔ)單元是DRAM，不是SRAM。訪(fǎng)問(wèn)SRAM時(shí)，字線(xiàn)（

3、WordLine）加高電平，使得每個(gè)基本單元的兩個(gè)控制開(kāi)關(guān)用的晶體管M5與M6開(kāi)通，把基本單元與位線(xiàn)（BitLine）連通。位線(xiàn)用于讀或?qū)懟締卧谋４娴臓顟B(tài)。雖然不是必須兩條取反的位線(xiàn)，但是這種取反的位線(xiàn)有助于改善噪聲容限.與動(dòng)態(tài)存儲(chǔ)器（DRAM）相比，SRAM的帶寬有很大改進(jìn)—由于兩根位線(xiàn)是反相，這種差分信號(hào)使得SRAM的抗噪聲干擾能力很強(qiáng)。而DRAM的位線(xiàn)連接到存儲(chǔ)電容，受困于電荷共享（chargesharing）使得其位線(xiàn)信號(hào)上下波動(dòng)。另一項(xiàng)差別使得SRAM更快是其地址線(xiàn)各位是同時(shí)工作選擇出目標(biāo)存儲(chǔ)單元的

4、字線(xiàn)，而DRAM往往為了降低成本，是先送出低半段的地址線(xiàn)的各比特，然后再送出高半段的地址線(xiàn)的各bit，這降低了DRAM封裝的地址引腳的數(shù)量。有m根地址線(xiàn)與n根數(shù)據(jù)線(xiàn)的SRAM，其存儲(chǔ)容量是2m個(gè)字（word），2m×nbit.每個(gè)字的長(zhǎng)度至少是64bit。