資源描述：
《SOI技術(shù)的抗輻照能力報(bào)告.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。
1、SOI技術(shù)的抗輻照能力報(bào)告目錄SOI技術(shù)的定義：3SOI技術(shù)的特點(diǎn)：4空間輻射問題：6電子元器件所受到的輻射效應(yīng)分類7常用的四種抗輻射材料：8SOI抗輻照技術(shù)9SOI技術(shù)的抗輻射指標(biāo)9SOI技術(shù)和體硅CMOS技術(shù)兩種技術(shù)抗輻射效應(yīng)的對(duì)比9SOI器件實(shí)例：10SOI技術(shù)的應(yīng)用：10SOI技術(shù)國際主流公司：11SOI產(chǎn)業(yè)聯(lián)盟：12國內(nèi)SOI技術(shù)研究：12SOI技術(shù)的市場(chǎng)份額：13SOI技術(shù)的定義：SOI技術(shù)是指：在硅襯底上嵌入絕緣體埋層，再在埋層上生長單晶硅薄膜的材料制備技術(shù)。SOI是英文SiliconOnInsulator的縮寫，指的是絕緣層上的硅。SOI技術(shù)是指在絕緣層上形成一層具有一
2、定厚度的單晶半導(dǎo)體硅薄膜的材料制備技術(shù)。SOI材料可實(shí)現(xiàn)完全的介質(zhì)隔離，與由PN結(jié)隔離的體硅相比，具有無閂鎖、高速率、低功耗、集成度高、耐高溫等特點(diǎn)，在便攜式電子產(chǎn)品、航天、衛(wèi)星通訊等領(lǐng)域均受到普遍重視，被稱為“21世紀(jì)的微電子技術(shù)”。SOI(Silicon-On-Insulator)字面意思是絕緣體上硅，可以理解為一種特殊結(jié)構(gòu)的硅材料。而SOI技術(shù)卻包含非常豐富的內(nèi)容。SOI技術(shù)也包括材料、器件和集成電路制造技術(shù)。SOI技術(shù)的特點(diǎn)：SOI技術(shù)作為一種全介質(zhì)隔離技術(shù)，有著許多體硅技術(shù)不可比擬的優(yōu)越性。在SOI技術(shù)中，器件僅制造于表面很薄的硅膜中，器件與襯底之間由一層隱埋氧化層隔開，正是
3、這種獨(dú)特的結(jié)構(gòu)使得SOI技術(shù)具有了體硅器件所無法比擬的優(yōu)點(diǎn)。SOICMOS器件具有功耗低、抗干擾能力強(qiáng)、集成密度高（隔離面積?。⑺俣雀撸纳娙菪。?、工藝簡單、抗輻照能力強(qiáng)，并徹底消除了體硅CMOS器件的寄生閂鎖效應(yīng)等優(yōu)點(diǎn)。隨著SOI頂層硅膜厚度減薄到全耗盡工作狀態(tài)（硅膜厚度小于有效耗盡區(qū)寬度）時(shí)，全耗盡的SOI器件將比傳統(tǒng)SOI器件具有更優(yōu)越的特性，這種全耗盡SOI結(jié)構(gòu)更適合于高性能ULSI和VHSI電路。綜合來說，SOI器件和電路主要具有如下特點(diǎn)：A、抗輻照特性好：SOI技術(shù)采用全介質(zhì)隔離結(jié)構(gòu)，徹底消除了體硅CMOS電路的閂鎖(latch-up)效應(yīng)，且具有極小的結(jié)面積，因此具有
4、非常好的抗軟失效、瞬時(shí)輻照和單粒子（α粒子）翻轉(zhuǎn)能力。B、功耗低：功耗包括靜態(tài)功耗和動(dòng)態(tài)功耗兩部分，其中靜態(tài)功耗Ps依賴于泄漏電流和電源電壓，即，在全耗盡SOI器件中，陡直的亞閾值斜率接近理想水平，泄漏電流很小，靜態(tài)功耗很小；動(dòng)態(tài)功耗由電容C、工作頻率f及電源電壓決定：，在全耗盡SOI電路中，結(jié)電容降低且具有極小的連線電容，因此動(dòng)態(tài)功耗也大大降低。C、速度高：全耗盡SOI器件具有遷移率高（器件縱向電場(chǎng)小，且反型層較厚，使表面散射作用降低）、跨導(dǎo)大、寄生電容小（寄生電容主要來自隱埋二氧化硅層電容，遠(yuǎn)小于體硅MOSFET中的電容，它不隨器件等比例縮小而改變，且SOI的結(jié)電容和連線電容都很小
5、）等優(yōu)點(diǎn)，因而SOICMOS器件具有極好的速度特性，這一優(yōu)勢(shì)隨著ULSI技術(shù)向深亞微米水平發(fā)展，變得越來越突出。因寄生電容小而導(dǎo)致電路速度提高這一特點(diǎn)在由部分耗盡層所制備的電路中也同樣存在。D、特別適合于小尺寸器件：全耗盡SOI器件的短溝道效應(yīng)較小，不存在體硅CMOS電路的體穿透問題，能自然形成淺結(jié)，泄漏電流較小，亞閾值曲線陡直，所有這些都表明全耗盡SOI結(jié)構(gòu)特別適合于超深亞微米器件。E、集成密度高：SOI電路采用介質(zhì)隔離，它不需要制備體硅CMOS器件所需要的阱等復(fù)雜隔離工藝，器件最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成密度大幅度提高。F、特別適合于低壓低功耗電路：在體硅CMOS集
6、成電路中，由于體效應(yīng)的作用，降低電源電壓會(huì)使結(jié)電容增加，驅(qū)動(dòng)電容減小，導(dǎo)致電路速度下降；而在薄膜全耗盡SOICMOS集成電路中，這兩個(gè)效應(yīng)都很小，低壓全耗盡SOICMOS電路與相應(yīng)的體硅電路相比具有更高的速度和更小的功耗，更適于低壓低功耗集成電路。G、成本低：一般認(rèn)為，SOI是一種理想的ULSI技術(shù)，只是成本較高。實(shí)際上這是一種誤解，SOI技術(shù)除襯底材料比體硅材料價(jià)格高之外，其他成本均低于體硅。SOICMOS電路的制造工藝比典型體硅工藝至少少用三塊掩模版，減少13%～20%的工序；由于電路尺寸縮小，相同電路的芯片面積可降低1.8倍，浪費(fèi)的面積可減少30%以上。由此可見，SOI結(jié)構(gòu)能有效
7、地克服體硅材料的不足，充分發(fā)揮硅集成技術(shù)的潛力，它在高性能ULSI、VHSI、高壓、高溫、抗輻照、低壓低功耗、存儲(chǔ)器及三維集成等領(lǐng)域均有極其廣泛的應(yīng)用。空間輻射問題：航天器在空間中面臨著嚴(yán)酷的輻射環(huán)境，輻射源包括銀河宇宙射線輻射、太陽耀斑輻射和地球輻射帶輻射等。如圖1和圖2所示：圖1航天器面臨的輻射環(huán)境圖2空間輻射來源的分類電離輻射對(duì)集成電路芯片的影響主要是在硅片中產(chǎn)生電荷和缺陷，從而引起器件的閾值電壓漂移，跨導(dǎo)降低，亞閾值電流增大，低頻噪聲增
