資源描述：
《高速PCB高精度特性阻抗設(shè)計-論文.pdf》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、第41卷第4期數(shù)字通信Vo141，No．42014年8月25日DigitalCommunicationAug．25201459DOI：10．3969／j．issn．1005—3824．2014．04．015高速PCB高精度特性阻抗設(shè)計唐萬明，黃華(重慶金美通信有限責任公司，重慶400030)摘要：隨著微電子技術(shù)的快速發(fā)展，信號的上升沿越來越快，高速電路產(chǎn)生的傳輸線效應(yīng)日趨嚴重，PcB工程師必須采用基于傳輸線理論的高速PCB設(shè)計技術(shù)才能確保電路正常X-．作。特性阻抗設(shè)計是解決高速電路傳輸線效應(yīng)的核心和基礎(chǔ)，借助Polar公司的Si9000阻抗計算軟件，結(jié)合P
2、CB制造商提供的材料參數(shù)以及加工工藝對阻抗的影響，可設(shè)計出符合自身產(chǎn)品特點的高精度特性阻抗模塊。關(guān)鍵詞：高速PCB；特性阻抗設(shè)計；材料參數(shù)；傳輸線中圖分類號：TN41文獻標識碼：A文章編號：1005—3824(2014)04-0059-040引言r]廠]阻信號的上升時間是決定高速問題的關(guān)鍵，當信號的上升時間和傳輸延時可以比擬時，即認為該電路為高速電路。隨著微電子技術(shù)的快速發(fā)展，信號——■—◆：—_——的上升沿越來越快，高速電路產(chǎn)生的傳輸線效應(yīng)日反射能量：●___·___：趨嚴重?。對于目前主流的高速電路(比如：DDR3，SERDES等)，PCB工程師必須采
3、用基于傳輸圖1傳輸線阻抗不匹配對信號的影響線理論的高速PCB設(shè)計技術(shù)才能確保電路正常工筆者曾采用基于傳輸線理論的高速PCB設(shè)計作。技術(shù)設(shè)計過采用TI公司C6670芯片的DSP模塊，特性阻抗設(shè)計和控制是解決高速電路傳輸線效該模塊包括多路高速SERDES接口(PCIE、SRIO、應(yīng)的核心和基礎(chǔ)，受到越來越多的PCB工程師和制AIF)。在功能調(diào)試時發(fā)現(xiàn)只有1路SERDES接口造商的重視。要獲得最終的高精度特性阻抗電路板能正常工作，模塊調(diào)試平臺如圖2所示。產(chǎn)品，需要從PCB設(shè)計、加工和阻抗測試等多個方面進行控制。1高精度特性阻抗設(shè)計的必要性特性阻抗設(shè)計的目的是讓同
4、一信號在其傳輸路圖2DSP模塊調(diào)試平臺示意圖徑上具有相同的阻抗值，即阻抗匹配。在高速PCB中，當信號鏈路上阻抗不匹配時，會引起信號畸變、調(diào)試時發(fā)現(xiàn)能正常工作的SERDES接口在調(diào)試電磁輻射發(fā)射加重以及反射等問題，如圖1。底板上的走線很短(500mil以內(nèi))，不能正常工作的傳統(tǒng)的設(shè)計方法對特性阻抗設(shè)計重視不夠，往SERDES接口走線都在1500rail以上。在測試信號往通過在源端或者終端進行端接處理來解決高速電波形時發(fā)現(xiàn)信號在出DSP或者CPU模塊時質(zhì)量較路傳輸線效應(yīng)引起的各種問題。事實上，合理的端好，經(jīng)過調(diào)試底板到達收端模塊連接器處時嚴重失接處理和阻抗匹配
5、設(shè)計才是解決問題的關(guān)鍵。有研真。分析發(fā)現(xiàn)，調(diào)試底板在PCB設(shè)計時直接使用制究表明，阻抗一致性在高速串行總線設(shè)計中是一個造商提供的特性阻抗模塊，如圖3所示，自己沒有對非常關(guān)鍵的因素，阻抗匹配程度直接關(guān)系到高速信目標阻抗進行精確計算和設(shè)計，也沒有要求制造商號的傳輸質(zhì)量J。對特性阻抗進行加工控制，且高速信號在調(diào)試底板不同信號層的特性阻抗值也不一致。收稿日期：2014—03—29修回日期：2014-04—1862數(shù)字通信第41卷表2特性阻抗計算結(jié)果參考文獻：[1]吳均，王輝，周佳永．Cadence印刷電路板設(shè)計[M]．北京：電子工業(yè)出版社，2012．[2]袁歡欣．
6、高精度特性阻抗板的工藝控制研究[J]．印制電路信息，2010(11)：34—349．[3]邵鵬．高速電路設(shè)計與仿真分析[M]．北京：電子工業(yè)出版社．2011：26—32．[4]IPC—D-2141—1996．受控阻抗電路板與高速邏輯設(shè)計[s]．5結(jié)論[5]JOHNSONH．高速數(shù)字設(shè)計[M]．北京：電子工業(yè)出版社，2006．特性阻抗設(shè)計作為解決高速電路傳輸線效應(yīng)的[6]BOGATINE．信號完整性分析[M]．北京：電子工業(yè)出核心和基礎(chǔ)，已得到越來越多的PCB工程師和制造版社．2005．商的重視，PCB制造商也開始提供自己的特性阻抗[7]BROOKSD．信號
7、完整性問題和印制電路板設(shè)計[M]，模塊供PCB工程師使用。然而，制造商提供的特性北京：機械工業(yè)出版社，2o05．阻抗模塊更多的是考慮其通用性和加工成本，對高[8]齊國棟．印制電路板特性阻抗的生產(chǎn)可行性設(shè)計[J]．速信號參考平面的考慮不夠全面，且制造商提供的印制電路信息，2006(8)：19-23．阻抗模塊通常不包括特殊的目標阻抗值。[9]林金堵．PCB的特性阻抗與電磁干擾[J]．印制電路信對于高速PCB設(shè)計，PCB工程師應(yīng)該掌握不同息，200o(8)：32-36．[10]曾芳仔．特性阻抗板生產(chǎn)控制[J]．印制電路信息，材料參數(shù)和加工工藝對特性阻抗的影響，然
8、后利用20o6(7)：33—34．阻抗計算軟件設(shè)計出滿足自身產(chǎn)品要
