資源描述：
《五邑大學(xué)sopc實驗報告.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、成績指導(dǎo)教師日期張歆奕2015-6-29實驗三：基于自定義PWM的樂曲演奏實驗二、實驗要求1、理解PWM設(shè)計原理2、設(shè)計PWM自定義組件3、利用SOPCBuilder構(gòu)建樂曲演奏電路的微處理器系統(tǒng)4、構(gòu)建硬件設(shè)計電路5、編寫樂曲C語言程序6、用niosII軟件下載程序，調(diào)試三、實驗原理1、PWM的基本原理????PWM即脈沖寬度調(diào)制，是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種非常有效的技術(shù)。脈沖寬度調(diào)制（PWM）是一種對模擬信號電平進(jìn)行數(shù)字編碼的方法。通過高分辨率計數(shù)器的使用，方波的占空比被調(diào)制用來對一個具體模擬信號的電平進(jìn)行編碼。PWM信號仍然是數(shù)字的，因為在給定的任何時刻，滿幅
2、值的直流供電要么完全有(ON)，要么完全無(OFF)。電壓或電流源是以一種通(ON)或斷(OFF)的重復(fù)脈沖序列被加到模擬負(fù)載上去的。通的時候即是直流供電被加到負(fù)載上的時候，斷的時候即是供電被斷開的時候。只要帶寬足夠，任何模擬值都可以使用PWM進(jìn)行編碼。多數(shù)負(fù)載(無論是電感性負(fù)載還是電容性負(fù)載)需要的調(diào)制頻率高于10Hz，通常調(diào)制頻率為1kHz到200kHz之間。2、樂曲演奏原理用niosII軟件控制組件，實現(xiàn)PWM控制蜂鳴器的輸入信號的頻率，改變蜂鳴器鳴叫的音的長短、響度等。3、樂曲演奏電路的微處理器系統(tǒng)微處理系統(tǒng)如圖1所示：NiosllLLRAMAVALON_MMPWMLLsysidL
3、LJtagUartCYCLONEIIDE2_70蜂鳴器圖1樂曲演奏電路的微處理器系統(tǒng)四、實驗過程1、用HDL設(shè)計帶avalonslave接口的PWM控制器PWM自定義組件的設(shè)計，如下：1）clk：PWM輸入時鐘；2）reset：PWM復(fù)位信號；3）chipselect：PWM使能信號；4）address：PWM寄存器地址信號；5）write：PWM寫信號；6）writedata：PWM寫數(shù)據(jù)；7）read：PWM讀信號；8）byteenable：字節(jié)使能信號；9）readdata：PWM讀出數(shù)據(jù)；10）PWM_out：PWM輸出信號。程序如下：modulemypwm(clk,reset_n
4、,chipselect,address,write,writedata,read,readdata,byteenable,pwm_out);inputclk;inputreset_n;inputchipselect;inputwrite;inputread;input[31:0]writedata;output[31:0]readdata;input[3:0]byteenable;input[1:0]address;outputpwm_out;reg[31:0]clock_divide_reg;//PWM輸出一個周期中包含的時鐘周期數(shù)reg[31:0]duty_cycle_reg;regc
5、ontrol_reg;regclock_divide_reg_selected;regduty_cycle_reg_selected;regcontrol_reg_selected;reg[31:0]pwm_counter;//PWM計數(shù)值reg[31:0]readdata;regpwm_out;wirepwm_enable;//addressdecodealways@(address)beginclock_divide_reg_selected=0;duty_cycle_reg_selected=0;control_reg_selected=0;case(address)0:clock_
6、divide_reg_selected=1;1:duty_cycle_reg_selected=1;2:control_reg_selected=1;default:beginclock_divide_reg_selected=0;duty_cycle_reg_selected=0;control_reg_selected=0;endendcaseend//寫PWM輸出周期的時鐘數(shù)寄存器always@(posedgeclkornegedgereset_n)beginif(!reset_n)beginclock_divide_reg=0;endelsebeginif(write&chipse
7、lect&clock_divide_reg_selected)beginif(byteenable[0])clock_divide_reg[7:0]=writedata[7:0];if(byteenable[1])clock_divide_reg[15:8]=writedata[15:8];if(byteenable[2])clock_divide_reg[23:16]=writedata[23:16];if(bytee
