資源描述：
《循環(huán)彩燈課程設計報告.docx》由會員上傳分享，免費在線閱讀，更多相關內容在行業(yè)資料-天天文庫。
1、《數(shù)電課程設計》循環(huán)彩燈控制電路學院：專業(yè)：電氣工程與自動化指導老師：班級：姓名：學號：合作者：一、設計背景本次循環(huán)彩燈的設計制作由555定時器、CD4017構成的中規(guī)模集成電路來實現(xiàn)，其中555定時器組成的多諧振蕩電路頻率為1Hz，CD4017實現(xiàn)八進制加法計數(shù)。1.數(shù)字電路系統(tǒng)的定義及組成數(shù)字電路系統(tǒng)一般包括輸入電路、控制電路、輸出電路、時鐘電路和電源等。輸入電路主要作用是將被控信號轉換成數(shù)字信號，其形式包括各種輸入接口電路。比如數(shù)字頻率計中，通過輸入電路對微弱信號進行放大、整形，得到數(shù)字電路可以處理的數(shù)字信號。模擬信號則需要通過模數(shù)轉換電路轉換成數(shù)字信號再進行處理。在設計輸
2、入電路時，必須首先了解輸入信號的性質，接口的條件，以設計合適的輸入接口電路。2.時鐘電路的作用及基本構成時鐘電路是數(shù)字電路系統(tǒng)中的靈魂，它屬于一種控制電路，整個系統(tǒng)都在它的控制下按一定的規(guī)律工作。時鐘電路包括主時鐘振蕩電路及經分頻后形成各種時鐘脈沖的電路。比如多路可編程控制器中的555多諧振蕩電路，數(shù)字頻率計中的基準時間形成電路等都屬于時鐘電路。設計時鐘電路，應根據(jù)系統(tǒng)的要求首先確定主時鐘的頻率，并注意與其他控制信號結合產生系統(tǒng)所需的各種時鐘脈沖。二、設計方案1.基本原理將振蕩器的振蕩脈沖進行計數(shù)，計數(shù)器的輸出作為譯碼器的地址輸入，經譯碼器控制各路彩燈依次發(fā)亮。用框圖表示如下。電
3、源接入電路555多諧振蕩電路彩燈控制電路8路彩燈→→→2.實驗器材器件555定時器CD4017LED燈萬用表電容電源導線電阻數(shù)量118110uf0.1uf5v若干15K、68K300Ω三、方案實施1.555定時電路產生時鐘脈沖555定時電路是一種數(shù)字、模擬混合型的中規(guī)模集成電路，可連接成多諧振蕩電路，產生單位脈沖，用于觸發(fā)計數(shù)器。在延時操作中，脈沖由一個電阻和一個電容控制。用于穩(wěn)定工作的振蕩器時，頻率由兩個電阻和一個電容控制。NE555會在下降延觸發(fā)和清零，此時輸出端產生200mA的電流。NE555的工作溫度為0℃～70℃。555引腳圖555管腳圖各管腳說明：1接地5控制電壓2觸
4、發(fā)6門限(閾值）3輸出7放電4復位8電源電壓Vcc其功能主要用來產生時間基準信號（脈沖信號）。因為循環(huán)彩燈對頻率的要求不高，只要能產生高低電平就可以了，且脈沖信號的頻率可調，所以采用555定時器組成的振蕩器，其輸出的脈沖作為下一級的時鐘信號。圖2-3為多諧振蕩電路波形圖。圖2-4為多諧振蕩器實驗連接圖。555多諧振蕩波形圖時鐘脈沖信號電路圖用555定時器構成多諧振蕩器,電路輸出便得到一個周期性的矩形脈沖,其周期為:T=0.7(R1+2R2)C若取R1=R2，則T=2.1CR1若取C=10uF，則R1=48K2.CD4017的功能CD4017采用標準的雙列直插式腳塑封，它的引腳圖如
5、下圖所示：1腳：第5輸出端2腳：第1輸出端3腳：第0輸出端，電路清零時，該端為高電平4腳：第2輸出端5腳：第6輸出端6腳：第7輸出端7腳：第3輸出端8腳：電源負極9腳：第8輸出端10腳：第4輸出端11腳：第9輸出端12腳：進位輸出端，每輸入10個時鐘脈沖，就可以得到一個計數(shù)器的時鐘信號13腳：時鐘輸入端，脈沖輸入端，脈沖下降沿有效14腳：時鐘輸入端，脈沖上升沿有效15腳：清零輸入端，在該管腳加高電平或正脈沖時，CD4017計數(shù)器中，各計數(shù)單元輸出低電平“0”，在譯碼器中，只有對應“0”狀態(tài)的輸出端3腳為高電平16腳：電源正極，可以使用3～18V直流電源供電CD4017是由十進制計
6、數(shù)器電路和時序譯碼電路兩部分組成。其中的D觸發(fā)器Fl～F5構成了十進制約翰遜計數(shù)器，門電路5～14構成了時序譯碼電路。約翰遜汁數(shù)器的結構比較簡單。它實質上是一種串行移位寄存器。除了第3個觸發(fā)器是通過門電路15、16構成的組合邏輯電路作用于F3的D3端以外，其余各級均是將前一級觸發(fā)器的輸出端連接到后一級觸發(fā)器的輸入端D的，計數(shù)器最后一級的Q5端連接到第一級的D1端。這種計數(shù)器具有編碼可靠，工作速度快、譯碼簡單，只需由二輸入瑞的與門即可譯碼，且譯碼輸出無過渡脈沖干擾等特點。通常只有譯碼選中的那個輸出端為高電平，其余輸出端均為低電平。CD4017內部邏輯原理圖CD4017有3個輸入端：
7、復位清零端R，當在R端加高電平或正脈沖時，計數(shù)器清零，在所有輸出中，只有對應“0”狀態(tài)的Q0輸出高電平，其余輸出均為低電平：時鐘輸入端CP和CE，其中CP端用于上升沿計數(shù)，CE端用于下降沿計數(shù)，這兩個輸入端的內部邏輯電路如圖2所示。由圖2可見，CP和CE還有互鎖的關系，即利用CP計數(shù)時，CE端要接低電平：利用CE計數(shù)時，CP端要接高電平。反之則形成互鎖。在“R”端加上高電平或正脈沖日子，計數(shù)器中各計數(shù)單元F1～F5均被置零，計數(shù)器為“00000”狀態(tài)。CD4017有10個譯碼輸出
