資源描述：
《微機(jī)原理存儲(chǔ)器典型芯片ppt課件.ppt》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、微型計(jì)算機(jī)原理及其應(yīng)用——第五章：存儲(chǔ)器及其接口1第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例SRAM芯片HM61166116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元，需11根地址線(xiàn)，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線(xiàn)控制8位，從而形成了128×128個(gè)存儲(chǔ)陣列，即16384個(gè)存儲(chǔ)體。6116的控制線(xiàn)有三條，片選CS、輸出允許OE和讀寫(xiě)控制WE。2第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例SRAM芯片HM6116Intel6116存儲(chǔ)器芯片的工作過(guò)程如下：讀出時(shí)，地址輸
2、入線(xiàn)A10～A0送來(lái)的地址信號(hào)經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)存儲(chǔ)位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開(kāi)右面的8個(gè)三態(tài)門(mén)，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門(mén)送到D7～D0輸出。寫(xiě)入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過(guò)這時(shí)CS=0，OE=1，WE=0，打開(kāi)左邊的三態(tài)門(mén)，從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門(mén)和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫(xiě)到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)沒(méi)有讀寫(xiě)操作時(shí)，CS=1，即片選處于無(wú)效狀態(tài)，輸入
3、輸出三態(tài)門(mén)至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線(xiàn)“脫離”。6116的存取時(shí)間在85～150ns之間。3第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例DRAM芯片21644第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例DRAM芯片2164DRAM芯片2164A的容量為64K×1bit，即片內(nèi)有65536個(gè)存儲(chǔ)單元，每個(gè)單元只有1位數(shù)據(jù)，用8片2164A才能構(gòu)成64KB的存儲(chǔ)器。若想在2164A芯片內(nèi)尋址64K個(gè)單元，必須用16條地址線(xiàn)。但為減少地址線(xiàn)引腳數(shù)目，地址線(xiàn)又分為行地址線(xiàn)和列地址線(xiàn)，而且分時(shí)工作，這
4、樣DRAM對(duì)外部只需引出8條地址線(xiàn)。芯片內(nèi)部有地址鎖存器，利用多路開(kāi)關(guān)，由行地址選通信號(hào)RAS(RowAddressStrobe)，把先送來(lái)的8位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)CAS(ColumnAddressStrobe)把后送來(lái)的8位地址送至列地址鎖存器，這8條地址線(xiàn)也用手刷新，刷新時(shí)一次選中一行，2ms內(nèi)全部刷新一次。Intel2164A的內(nèi)部結(jié)構(gòu)示意圖如圖所示。5第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例DRAM芯片21646第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例DR
5、AM芯片2164圖中64K存儲(chǔ)體由4個(gè)128×128的存儲(chǔ)矩陣組成，每個(gè)128×128的存儲(chǔ)矩陣，由7條行地址線(xiàn)和7條列地址線(xiàn)進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地址鎖存器中的七位行地址RA6～RA0同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被選中，它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過(guò)鑒別后鎖存或重寫(xiě)。鎖存在列地址鎖存器中的七位列地址CA6～CA0(相當(dāng)于地址總線(xiàn)的A14～A8)，在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過(guò)4選1的I/O
6、門(mén)控電路(由RA7、CA7控制)選中一個(gè)單元，對(duì)該單元進(jìn)行讀寫(xiě)。2164A數(shù)據(jù)的讀出和寫(xiě)入是分開(kāi)的，由WE信號(hào)控制讀寫(xiě)。當(dāng)WE為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過(guò)三態(tài)輸出緩沖器在DOUT腳讀出。而WE當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫(xiě)入，DIN引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫(xiě)入。2164A沒(méi)有片選信號(hào)，實(shí)際上用行選RAS、列選CAS信號(hào)作為片選信號(hào)。7第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例EPROM芯片2732A4K?8位存取時(shí)間為200ns、250ns；（1）引腳功能：24腳，圖5-12（a）
7、地址線(xiàn)：12條，A11~A0數(shù)據(jù)線(xiàn)：8條，O7~O0控制線(xiàn)：2條，-CE（片選）-OE：輸出允許（復(fù)用）電氣引腳：3條，Vcc（+5V），GND（地）Vpp（+21V），編程高壓，與-OE引腳復(fù)用。8第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例EPROM芯片2732A（2）工作方式：6種（1）讀方式：當(dāng)?shù)刂酚行Ш螅?CE和-OE同時(shí)有效，讀（2）待用方式：-CE無(wú)效時(shí)，保持狀態(tài)，輸出高阻，-OE不起作用，自動(dòng)進(jìn)入低功耗（125mA降到35mA）（3）編程方式：-OE/Vpp引腳加21V高壓時(shí)，進(jìn)入編程方
8、式。編程地址送地址引腳，數(shù)據(jù)引腳輸入8位編程數(shù)據(jù)，地址和數(shù)據(jù)穩(wěn)定后，-CE端加1個(gè)低有效的50ms~55ms編程脈沖（直流信號(hào)不起作用），寫(xiě)入1個(gè)單元。然后可換地址、數(shù)據(jù)寫(xiě)第2個(gè)單元。9第五章：存儲(chǔ)器及其接口——典型的半導(dǎo)體芯片舉例EPROM芯片2732A（2）工作方式：6種（4）編程禁止方式：-OE/Vpp加21V高壓，-CE加高電平，禁止編程，輸出高阻。（5）輸出禁止方式：-CE有效，-OE加高電平，禁止輸出，數(shù)據(jù)線(xiàn)高阻。
