資源描述：
《vpx總線的技術(shù)規(guī)范及應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、第38卷第4期(總第150期)火控雷達(dá)技術(shù)Vo.l38No.4(Series150)2009年12月FireControlRadarTechnologyDec.2009VPX總線的技術(shù)規(guī)范及應(yīng)用鄭東衛(wèi)陳矛羅丁利(西安電子工程研究所西安710100)摘要主要介紹了串行總線的特點(diǎn),交換互聯(lián),冗余設(shè)計(jì),VPX總線標(biāo)準(zhǔn)規(guī)范,它的物理結(jié)構(gòu),以及VPX總線的應(yīng)用等。關(guān)鍵詞:VPX總線;交換互聯(lián);MultiGigRT2連接器中圖分類號(hào):TP336文獻(xiàn)標(biāo)志碼:A文章編號(hào):10088652(2009)040730
2、5TechnicalSpecificationsoftheVPXBusandItsApplicationZhengDongwe,iChenMao,LuoDingli(XianElectronicEngineeringResearchInstitute,Xian710100)Abstract:Thecharacteristicsofserialbus,switchedInterconnects,redundancedesign,standardspecificationsoftheVPXbus,anditsphysicalstr
3、uctureaswellastheapplicationoftheVPXbusareintroduced.Keywords:VPXbus;switchedinterconnects,MultiGigRT2connector1引言的要求。為了提升系統(tǒng)的處理能力,設(shè)計(jì)者普遍采用多節(jié)點(diǎn)并行處理方式,節(jié)點(diǎn)間的數(shù)據(jù)傳輸是必不可少的。這就使得要提高系統(tǒng)速率,既要提基于計(jì)算機(jī)體系結(jié)構(gòu)的嵌入式處理設(shè)備現(xiàn)已廣高芯片節(jié)點(diǎn)的處理速率,同時(shí)也要提高節(jié)點(diǎn)間的泛應(yīng)用于各種場(chǎng)合,不斷增加的系統(tǒng)復(fù)雜性對(duì)運(yùn)算傳輸速率。近幾十年,芯片處理性能和總線帶寬速度要求更高
4、,存儲(chǔ)量容量要求更大,尤其是蓬勃發(fā)都在不斷的提升,但相對(duì)而言,總線帶寬增長(zhǎng)速度展的電信、航天和航空領(lǐng)域。這樣傳統(tǒng)的計(jì)算機(jī)體相對(duì)較慢。高性能的處理器芯片需要更高的總線系結(jié)構(gòu)已不適應(yīng)當(dāng)前系統(tǒng)的要求,基于高速串行總帶寬的支持。多重處理的效率也是取決于同一系線的新的計(jì)算機(jī)體系結(jié)構(gòu)正在悄然興起。本文主要統(tǒng)中節(jié)點(diǎn)間的帶寬和延遲。片上系統(tǒng)的廣泛使用探討了一種新的高速串行總線VPX總線,文中也使得節(jié)點(diǎn)連接通信成為研發(fā)者的重要任務(wù)。傳介紹了它的技術(shù)規(guī)范及在雷達(dá)系統(tǒng)中的應(yīng)用。統(tǒng)的共享并行總線結(jié)構(gòu)已難以滿足節(jié)點(diǎn)持續(xù)增長(zhǎng)的高運(yùn)算量的需求。2為什么
5、選擇高速串行互聯(lián)總線其次,這種總線結(jié)構(gòu)在傳輸過(guò)程中易產(chǎn)生誤碼,難以實(shí)現(xiàn)高速化。由于并行傳送方式的前提是用同傳統(tǒng)的計(jì)算機(jī)、嵌入式處理設(shè)備都采用共享并一時(shí)序傳播信號(hào),用同一時(shí)序接收信號(hào),而過(guò)分提升行總線,所謂總線是將多個(gè)處理機(jī)、存儲(chǔ)器及外圍設(shè)時(shí)鐘頻率將難以讓數(shù)據(jù)傳送的時(shí)序與時(shí)鐘合拍,布備以緊耦合方式連接一起的物理介質(zhì)。最流行的總線長(zhǎng)度稍有差異,數(shù)據(jù)就會(huì)以與時(shí)鐘不同的時(shí)序送線形式包括PCI、CPCI、VME及它們的擴(kuò)展。但隨達(dá),造成傳輸?shù)臄?shù)據(jù)紊亂。更重要的是作為嵌入式著芯片和電路板的密度越來(lái)越大,速度要求越來(lái)越系統(tǒng),總線上的節(jié)點(diǎn)會(huì)隨著處
6、理任務(wù)發(fā)生變化,這將快,傳統(tǒng)的共享并行總線逐漸成為系統(tǒng)性能提高的直接導(dǎo)致容性負(fù)載變化,而容性負(fù)載變化意味著填主要瓶頸。滿或排空電荷才能達(dá)到希望的信號(hào)電平的時(shí)間變首先,這種總線結(jié)構(gòu)無(wú)法滿足提高運(yùn)算速度化。換句話說(shuō)更多的容性負(fù)載將增加信號(hào)的上升和收稿日期:2009-04-09作者簡(jiǎn)介:鄭東衛(wèi),男,1981年生,碩士研究生。研究方向?yàn)槔走_(dá)信號(hào)處理。74火控雷達(dá)技術(shù)第38卷下降時(shí)間。因此當(dāng)總線工作頻率超過(guò)133MHz時(shí),點(diǎn)網(wǎng)絡(luò)結(jié)構(gòu)應(yīng)運(yùn)而生,此系統(tǒng)設(shè)計(jì)由原來(lái)的集中模[1]總線上支持的負(fù)載數(shù)量很難超過(guò)兩個(gè)。同時(shí)一式轉(zhuǎn)向分布模式,從而徹底把系統(tǒng)
7、分解開來(lái),其中原味提升時(shí)鐘頻率還容易引起信號(hào)線間的相互干擾,先的每個(gè)系統(tǒng)單元?jiǎng)t成為一張充分互聯(lián)的交換網(wǎng)絡(luò)導(dǎo)致傳輸錯(cuò)誤。中的一個(gè)節(jié)點(diǎn)。該結(jié)構(gòu)適用于點(diǎn)對(duì)點(diǎn)、幾乎平行的、此外從制造成本的角度來(lái)說(shuō),增加位寬無(wú)疑會(huì)分組為基礎(chǔ)的互連系統(tǒng)。這種設(shè)計(jì)技術(shù)的采用,意導(dǎo)致引腳數(shù)增加,封裝尺寸增加,主板和擴(kuò)充板上的味著整個(gè)系統(tǒng)應(yīng)該被劃分為功能單一的多個(gè)板卡,布線數(shù)目隨之增加,系統(tǒng)成本隨之攀升。這些板卡相互間再通過(guò)一個(gè)串行交換互相連接。這目前,越來(lái)越多的系統(tǒng)設(shè)計(jì)人員認(rèn)識(shí)到共享并種互連系統(tǒng)是經(jīng)過(guò)優(yōu)化的、可應(yīng)用包括連接處理器、行總線的諸多局限性,從而正逐漸轉(zhuǎn)
8、向采用高速串存儲(chǔ)器、網(wǎng)絡(luò)設(shè)備中的存儲(chǔ)器映射I/O器件、存儲(chǔ)子行總線。高速串行總線執(zhí)行低壓差分電平的串行傳系統(tǒng)和通用計(jì)算平臺(tái)。顯而易見(jiàn)這種結(jié)構(gòu)極大地方輸協(xié)議,將銅線傳輸帶寬提高到一個(gè)前所未有的水便了系統(tǒng)的可擴(kuò)展性,同時(shí)每個(gè)電路板的設(shè)計(jì)可以平。同時(shí)采用
