第05章-總線、總線周期和時序.ppt

第05章-總線、總線周期和時序.ppt

ID:61772234

大?。?03.50 KB

頁數:22頁

時間:2021-03-19

第05章-總線、總線周期和時序.ppt_第1頁
第05章-總線、總線周期和時序.ppt_第2頁
第05章-總線、總線周期和時序.ppt_第3頁
第05章-總線、總線周期和時序.ppt_第4頁
第05章-總線、總線周期和時序.ppt_第5頁
資源描述:

《第05章-總線、總線周期和時序.ppt》由會員上傳分享,免費在線閱讀,更多相關內容在教育資源-天天文庫。

1、第五章8088的總線、總線周期和時序第一節(jié)總線基本概念總線是一組信號線的集合連接計算機系統(tǒng)各功能部件:芯片內部各部件主板上各芯片微機系統(tǒng)各板卡微機系統(tǒng)之間傳送的信息:地址信息、數據信息和控制信息總線結構的優(yōu)點:簡化系統(tǒng)結構,減少模塊間連線;便于系統(tǒng)功能的擴充或性能更新;主板和接口板只要按照總線標準設計,就具有互換性和通用性,便于大批量生產??偩€標準:1.物理特性:根數、排列方式、插頭插座形狀2.功能特性:引腳功能3.電氣特性:線上信號傳輸方向、有效電平范圍4.定時特性:線上信號的時間有效性(時序)總線分類:從功能上分:數據、地址、控制從層次上分:片內片系統(tǒng):P

2、C(XT)、ISA(AT)、EISA、PCI外(通信):標準并口和串口、USB、IDE、SCSI第二節(jié)8086的引腳功能引腳功能:兩種模式功能相同的引腳:1.AD0一AD7:地址/數據復用線(輸入/輸出、三態(tài))響應中斷或DMA時高阻A8—A15:地址線(輸入/輸出、三態(tài))3.Al6/S3—Al9/S6:地址/狀態(tài)復用線(輸出、三態(tài))S6=0,表示8086/8088CPU當前與總線相連。S5=IF的狀態(tài)。S4和S3狀態(tài)的組合指出當前正使用哪個段寄存器4.RD(Read):讀信號(輸出、三態(tài))5.READY:準備就緒(輸入),存儲器或IO端口輸入給CPU的狀態(tài)RE

3、ADY=1:內存或I/O設備已做好輸入輸出數據的準備工作READY=0:存儲器或I/O設備工作速度慢,沒有準備好數據,則CPU在T3和T4之間自動插入一個或幾個等待狀態(tài)Tw來延長總線周期,直到檢測到READY為高電平后,才使CPU退出等待狀態(tài)。是用來使CPU和慢速存儲器或I/O設備之間實現速度匹配的信號。6.TEST(Test):測試信號(輸入)7.INTR(InterruptReguest):可屏蔽中斷申請信號(輸入),電平觸發(fā)8.NMI(NO—MaskableInterrupt):不可屏蔽中斷申請信號(輸人),邊沿觸發(fā)9.RESET:復位信號(輸入)要求R

4、ESET信號的有效高電平至少要保持4個以上的時鐘周期。10.CLK(Clock):主時鐘信號(輸入)占空比為1/3。它由時鐘發(fā)生器8284產生,為4.77MHz。11.MN/MX(minimum/MaximumModeControl):最小最大模式控制信號(輸入),直接接地或5V。12.GND,VCC最小模式下的引腳:1.M/IO(Memory/Inputandoutput):存儲器IO操作選擇信號(輸出,三態(tài))2.WR:寫信號(三態(tài)、輸出)3.INTA(InterruptAcknowledge):中斷響應信號(輸出、三態(tài))在整個中斷響應周期內CPU要發(fā)出兩個

5、連續(xù)的INTA負脈沖,第二個負脈沖產生并被外設接口收到后,外設接口可以向數據總線上送中斷類型碼。4.ALE(AddresslatchEnable):地址鎖存允許信號(輸出)在T1狀態(tài),ALE輸出有效高電平,以表示當前在地址數據復用總線上輸出的是地址信息,利用它的下降沿將地址鎖存。5.DT/R(DataTransmit/Receive):數據發(fā)送/接收控制信號(輸出、三態(tài))控制外部數據總線緩沖器(8286)的數據流向。DT/R=1:CPU輸出(寫)數據到存儲器或I/O端口;DT/R=0:CPU從存儲器或I/O端口讀取(輸入)數據時6.DEN(DataEnable

6、):數據總線允許信號(輸出、三態(tài))激活數據總線緩沖器,8286/8287的輸出允許信號。7.HOLD(HOLDRequest):總線保持請求信號(輸入)其他總線主模塊,如DMA控制器要求使用系統(tǒng)總線的申請信號。8.HLDA(HoldAcknowledge):總線保持響應信號(輸出)主CPU對HOLD的響應信號。9.SS0(systemstatusoutput):系統(tǒng)狀態(tài)信號最大模式下的引腳:1.S2,Sl,S0(BusCyclesStatus):總線周期狀態(tài)信號(輸出、三態(tài))2.RQ/GTl,RQ/GT0(Request/Grant):總線請求信號(輸入)/總

7、線請求允許信號(輸出)3.LOCK總線封鎖信號(輸出、三態(tài))LOCK=0:此時CPU不允許其他總線主控模塊占用總線。4.QSl,QS0(1nstructionQueueStatus):指令隊列狀態(tài)信號(輸出)最小工作模式(最小組態(tài))最大工作模式(最大組態(tài))MN/Mx=1MN/Mx=0系統(tǒng)所連存儲器或外設數量較少系統(tǒng)所連存儲器或外設數量較多,要求較強驅動能力所有的總線控制信號都由CPU由總線控制器8288產生直接產生地址信號通過地址鎖存器8282構成同左數據信號直接由CPU產生或數據信號通過總線收發(fā)器8286供給通過總線收發(fā)器8286供給開銷小,成本低8282(

8、8BIT數據鎖存器)8286(8BIT

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯系客服處理。