《eda技術(shù)及應(yīng)用》課程設(shè)計(jì)-基于vhdl數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)

《《eda技術(shù)及應(yīng)用》課程設(shè)計(jì)-基于vhdl數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、裝訂線2008--2009學(xué)年第一學(xué)期物電學(xué)院期末考試卷《EDA技術(shù)及應(yīng)用》學(xué)號(hào):200672020240姓名:班級(jí):2006級(jí)電子（2）班成績(jī)：評(píng)語(yǔ)：（考試題目及要求）1.設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘，具有按秒走時(shí)功能，能夠分別顯示小時(shí)（2位24小時(shí)）、分種（2位）、秒（2位）。具有整點(diǎn)報(bào)時(shí)、時(shí)間調(diào)整功能。也可設(shè)計(jì)成十二小時(shí)計(jì)時(shí)方案（AM，PM）。具有美觀、清晰、人性化的顯示界面設(shè)計(jì)，走時(shí)精度不劣于±3秒/月。2.設(shè)計(jì)條件：VHDL語(yǔ)言，MAXPLUSII開(kāi)發(fā)工具，EPM7128可編程邏輯芯片，蜂鳴器，20MHz時(shí)鐘源，8位七段數(shù)碼管，128X32像素單色液晶

2、顯示屏。3.設(shè)計(jì)報(bào)告至少應(yīng)包含這些內(nèi)容：系統(tǒng)方案設(shè)計(jì)、顯示界面設(shè)計(jì)、程序設(shè)計(jì)思路，電路設(shè)計(jì)框圖、電路圖，選用器件的功能、性能、使用方法介紹以及接口時(shí)序分析，有詳細(xì)注釋的源程序清單以及程序分析，結(jié)果說(shuō)明與描述（最好附照片），芯片資源占用率及程序優(yōu)化度分析，芯片管腳分配與連線說(shuō)明，基于時(shí)序圖的功能仿真分析，在線測(cè)試方法、測(cè)試數(shù)據(jù)與測(cè)試結(jié)果，走時(shí)誤差分析與功能、性能偏離分析，設(shè)計(jì)總結(jié)，參考文獻(xiàn)。基于VHDL數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)作者姓名：學(xué)號(hào)：專(zhuān)業(yè)：電子信息工程指導(dǎo)老師：完成日期：2008年12月29日基于VHDL數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn)摘要:隨著EDA技術(shù)的發(fā)

3、展和應(yīng)用領(lǐng)域的擴(kuò)大與深入,EDA技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用領(lǐng)域的重要性日益突出。EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī),在EDA工具軟件平臺(tái)上,對(duì)以硬件描述語(yǔ)言VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件,自動(dòng)地完成邏輯優(yōu)化和仿真測(cè)試,直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。本文介紹了基于VHDL硬件描述語(yǔ)言設(shè)計(jì)的多功能數(shù)字時(shí)鐘的思路和技巧。關(guān)鍵詞：數(shù)字時(shí)鐘、VHDL、MAX+plusⅡ引言：VHDL硬件描述語(yǔ)言在電子設(shè)計(jì)自動(dòng)化(EDA)中扮演著重要的角色,它出現(xiàn)極大的改變了傳統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過(guò)程乃至設(shè)計(jì)觀念。由于采用了“自頂向下”(Top-Dow

4、n)的全新設(shè)計(jì)方法,使設(shè)計(jì)師們擺脫了大量的輔助設(shè)計(jì)工作,而把精力集中于創(chuàng)造性的方案與概念構(gòu)思上,用新的思路來(lái)發(fā)掘硬件設(shè)備的潛力,從而極大地提高了設(shè)計(jì)效率,縮短了產(chǎn)品的研制周期。這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手,在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò),并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述,在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證。然后用綜合優(yōu)化工具生成具體門(mén)電路的網(wǎng)表,其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?。由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的,這不僅有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤,避免設(shè)計(jì)工作的浪費(fèi),而且也減少了邏輯功能仿

5、真的工作量,提高了設(shè)計(jì)的一次成功率。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法十分類(lèi)似與一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL程序結(jié)構(gòu)特點(diǎn)是將一個(gè)電路模塊或一個(gè)系統(tǒng)分成端口和內(nèi)部功能算法實(shí)現(xiàn)兩部分。對(duì)于一個(gè)電路模塊或者數(shù)字系統(tǒng)而言,定義了外部端口后,一旦內(nèi)部功能算法完成后,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng),而不必知道其內(nèi)部結(jié)構(gòu)和算法。一、系統(tǒng)設(shè)計(jì)方案1、設(shè)計(jì)任務(wù)與要求設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘，具有按秒走時(shí)功能，能夠分別顯示小時(shí)（2位24小時(shí)）、分種（2位）、秒（2位）。具

6、有整點(diǎn)報(bào)時(shí)、時(shí)間調(diào)整功能。也可設(shè)計(jì)成十二小時(shí)計(jì)時(shí)方案（AM，PM）。具有美觀、清晰、人性化的顯示界面設(shè)計(jì)，走時(shí)精度不劣于±3秒/月。2、設(shè)計(jì)條件及選用器件說(shuō)明軟件：VHDL語(yǔ)言，MAXPLUSII開(kāi)發(fā)工具硬件：EPM7128可編程邏輯芯片，蜂鳴器，20MHz時(shí)鐘源，128X32像素單色液晶顯示屏。2.1MAXPLUSII開(kāi)發(fā)工具M(jìn)AX+plusII界面友好，使用便捷，被譽(yù)為業(yè)界最易學(xué)易用的EDA軟件。它支持原理圖、VHDL和Verilog語(yǔ)言文本文件，以及波形與EDIF等格式的文件作為設(shè)計(jì)輸入，并支持這些文件的混合設(shè)計(jì)。MAX+plusII具有門(mén)級(jí)仿

7、真器，可以進(jìn)行功能仿真和時(shí)序仿真，能夠產(chǎn)生精確的仿真結(jié)果。2.2EPM7128可編程邏輯芯片本系統(tǒng)選用EPM7128SLC84-15芯片，此芯片是MAX7000S系列器件，采用0．8μmCMosEPROM技術(shù)制造。是高密度、高性能的CMOSEPLD(可擦除可編程的邏輯器件)器件。它分為8個(gè)邏輯陣列塊(LAB)，每一LAB又分為16個(gè)宏單元。其宏單元由邏輯陣列、乘積項(xiàng)選擇矩陣和可編程觸發(fā)器三個(gè)功能塊組成。它共有2500個(gè)可用門(mén)，128個(gè)宏單元組成。它的4個(gè)專(zhuān)用輸入，既可以作為通用輸入，也可以作為每個(gè)宏單元和I／O引腳的高速、全局控制信號(hào)，如時(shí)鐘(Clo

8、ck)、清除(Clear)和輸出(OutputEnable)等。邏輯陣列實(shí)現(xiàn)組合邏輯，給每個(gè)宏單元提供5個(gè)乘