畢業(yè)設(shè)計（論文）-基于cpld的usb下載線的設(shè)計

《畢業(yè)設(shè)計（論文）-基于cpld的usb下載線的設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、河海大學(xué)2008屆本科畢業(yè)論文基于CPLD的USB下載線設(shè)計本科畢業(yè)設(shè)計論文課題名稱基于CPLD的USB下載線設(shè)計學(xué)生姓名學(xué)號專業(yè)名稱電子科學(xué)與技術(shù)指導(dǎo)教師姓名申請學(xué)位級別工學(xué)學(xué)士學(xué)位授予單位河海大學(xué)論文提交日期2008年6月計算機及信息工程學(xué)院（常州）河海大學(xué)49河海大學(xué)2008屆本科畢業(yè)論文基于CPLD的USB下載線設(shè)計河海大學(xué)本科畢業(yè)設(shè)計（論文）任務(wù)書（理工科類）Ⅰ、畢業(yè)設(shè)計（論文）題目：基于CPLD的USB下載線設(shè)計Ⅱ、畢業(yè)設(shè)計（論文）工作內(nèi)容（從綜合運用知識、研究方案的設(shè)計、研究方法和手段的運用、應(yīng)用文獻(xiàn)資料、

2、數(shù)據(jù)分析處理、圖紙質(zhì)量、技術(shù)或觀點創(chuàng)新等方面詳細(xì)說明）：隨著片上系統(tǒng)時代的到來,包括復(fù)雜可編程邏輯器件和現(xiàn)場可編程門陣列的可編程邏輯器件,應(yīng)用越來越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。本文研究基于IEEE1149.1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計及實現(xiàn)。與傳統(tǒng)的基于PC并口的下載電纜相比,本設(shè)計的USB下載接口電路具有支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害、編程速度快等明顯優(yōu)點。本課題要求學(xué)生：1、了解CPLD的特點和開發(fā)方法。2、熟悉VHDL編程和USB協(xié)議。3、構(gòu)建系統(tǒng)平臺，并作初步

3、測試驗證。4、給出論文英文摘要、專業(yè)英文資料翻譯，WORD排版、打印畢業(yè)論文。通過本課題的研究，可以使學(xué)生熟悉VHDL的編程、調(diào)試方法以及CPLD開發(fā)，為將來從事編程和嵌入式開發(fā)工作打基礎(chǔ)，有一定的先進(jìn)性和難度。49河海大學(xué)2008屆本科畢業(yè)論文基于CPLD的USB下載線設(shè)計Ⅲ、進(jìn)度安排：（1）2007年－11月19日―2008年1月20號：查閱資料、熟悉VHDL和CPLD開發(fā)環(huán)境（2）2008年－2月25日―2008年3月25號：學(xué)習(xí)和研究資料、做實驗（3）2008年－3月26日―2008年4月26號：構(gòu)建系統(tǒng)平臺?。?/p>

4、4）2008年－4月27日―2008年5月10號：系統(tǒng)測試（5）2008年－5月11日―2008年6月8號：系統(tǒng)完善及準(zhǔn)備撰寫論文、答辯Ⅳ、主要參考資料：宋萬杰，羅豐CPLD技術(shù)及應(yīng)用[M]西安電子科技大學(xué)出版社曾繁泰，陳美金VHDL程序設(shè)計[M[清華大學(xué)出版社蕭世文USB2.0硬件設(shè)計[M]清華大學(xué)出版社李紅偉基于QuartusII的FPGA/CPLD設(shè)計[M]電子工業(yè)出版社指導(dǎo)教師：梁瑞宇，2007年12月12日學(xué)生姓名：鄺亞鵬，專業(yè)年級：2004級電子科學(xué)與技術(shù)系負(fù)責(zé)人審核意見（從選題是否符合專業(yè)培養(yǎng)目標(biāo)、是否結(jié)合

5、科研或工程實際、綜合訓(xùn)練程度、內(nèi)容難度及工作量等方面加以審核）：系負(fù)責(zé)人簽字：，年月日49河海大學(xué)2008屆本科畢業(yè)論文基于CPLD的USB下載線設(shè)計摘要隨著片上系統(tǒng)時代的到來，包括復(fù)雜可編程邏輯器件和現(xiàn)場可編程門陣列的可編程邏輯器件，應(yīng)用越來越廣泛。USBblaster的使用也顯的越來越有必要。與傳統(tǒng)的并口、串口下載電纜相比，USBblaster在下載速度和靈活性上都有很大優(yōu)勢。而且由于其結(jié)構(gòu)相對簡單，所以它的體積較小，容易攜帶。USBblaster所用到的芯片價格便宜，容易被廣大用戶接受使用。本文所設(shè)計的USBbla

6、ster硬件主要分為兩部分，即USB控制芯片及CPLD器件。USB控制芯片將主機發(fā)送給CPLD器件的數(shù)據(jù)轉(zhuǎn)化為8位并行數(shù)據(jù)，CPLD器件再將其轉(zhuǎn)化為JTAG時序，發(fā)送給外設(shè)。軟件方面，軟件主要完成的功能是將USB時序轉(zhuǎn)化成JTAG時序。CPLD應(yīng)用狀態(tài)機的原理，將CPLD與USB控制芯片之間的數(shù)據(jù)傳輸，分為接受狀態(tài)機和發(fā)送狀態(tài)機兩個狀態(tài)，它們的功能是控制如何接受和發(fā)送數(shù)據(jù)。經(jīng)實驗證明，在下載速度上USBblaster下載FPGA配置程序是ByteblasterII的6倍。而且由于USBblaster采用USB接口模式，可

7、以更好的適應(yīng)現(xiàn)在計算機的發(fā)展.。關(guān)鍵字：CPLD，USB，狀態(tài)機49河海大學(xué)2008屆本科畢業(yè)論文基于CPLD的USB下載線設(shè)計ABSTRUCTAlongwiththeSystemonChiptimearrival，includingCPLDandFPGA，theapplicationismoreandmorewidespread。Withtheparallelportandserialportdownloadcablecompared,USBblasterhasgreatadvantagesindownloadspee

8、dandflexibility。Andbecauseofsimplestructure,it'ssmallandeasytocarry.AlotofuserscanacceptUSBblastereasily,becausethatthechipswhichtheUSBblasterusedarecheapThere