資源描述：
《基于pci總線的軟件無線電數(shù)字信號處理系統(tǒng)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、基于PCI總線的軟件無線電數(shù)字信號處理系統(tǒng)pdf文檔可能在WAP端瀏覽體驗不佳。建議您優(yōu)先選擇TXT，或下載源文件到本機查看。電子測量技術(shù)第３０卷第９期墜望：墨蘭呈些堡竺！壘塑竺??！竺！型三！！竺壁型！些蘭?。。。。?！篁！旦基于ＰＣＩ總線的軟件無線電數(shù)字信號處理系統(tǒng)黃群波陳星（北京航空航天大學(xué)電子信息工程學(xué)院北京ｌ０００８３）摘要：軟件無線電由于ｊ￡硬件結(jié)構(gòu)通用、功能靈活、軟件改進和升級方便等優(yōu)點，成為未來移動通信發(fā)展的戈鍵技術(shù)之一。本文介紹了一種基于ＰｃＴ總線的軟件無線電數(shù)字信號處理系統(tǒng)硬件實驗平臺的
2、設(shè)汁方案，討論了硬件宴驗平臺各部分的組成，具體器件的選型以及各部分硬件電路的設(shè)計。平臺上使用了ＴＩ公司的ＴＭｓ３２０ｃ６７１３Ｂ浮點ＤｓＩ）和ＡＬＴＥＲＡ公司的ｃｙｃｌｏｎｅ系列ＦＰＧＡ，能夠?qū)崿F(xiàn)高速的數(shù)據(jù)處理和軟件的町重配置。主機與平臺之間通過ＰｃＩ總線實現(xiàn)高速的通信。實驗表明，該平臺具有很強的通用性和靈活性，可以直接應(yīng)用于軟件無線電系統(tǒng)，市場前景較為廣闊。關(guān)鍵詞：軟件尤線電；數(shù)字信號處理器；現(xiàn)場可編程門陣列；ＰｃＩ中圖分類號：ＴＮ９１９文獻(xiàn)標(biāo)識碼：ＡＤ碴ｉｔａｌｓｉ?。幔欤穑颍铮悖澹螅螅椋睿纾螅螅?/p>
3、ｅｍｏｆｓｏｆｔｗａｒｅｏｎｄｅｆｉｎｅｄｒａｄｉｏｂａｓｅｄＨｕａ工ｌｇＱｕｎｂｏＰＣＩｂｕｓＣｈｅｎＸｉⅡｇ（ｓｃｈ∞ｌ０ｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｔｎａｄｏｎＥｒ培ｉｎｅｅｎｎｇ，Ｂｅ｜ｈａｔｌｇＵｎｊｖｅｒｓｌｌｙ，Ｂ兩ｌＩｌｇ１０００８３）Ａｈｔｒ疵：Ｉ掃ｒｉｇｈｔｍｄｉｏｈ孫ｂｃｃ。ｍｃｏｆｇｅｎｅｒａｌｈａｒｄｗａｒｅａｒｃｈｉｔｃｃｔｕｒｃｎｅｘｉｂｌｅｆｕｎｃｔｉｏｎａⅡｄｃ。ｎｖｅｎｉｅｎｔｓｏ壬ｔｗａｒｅｕｐｄａｔｉｎｇ，ｓｏｆｔ、ｖａｒｅｄｅｆｉｒｌｅｄｏｎｅｏｆｔ
4、ｈｅｋｅｙｔｅｃ｝１Ｉｌｏｌｏｇｉｅｓｉｎ瑚ｂｂｉｌｅｃ。ＩｎＩｎｕｎｉｃａｔｉｏｎｆｉｅｌｄ．Ｗｅｐｒｏｐｏｓｅａｈａｒｄｗａｒｅｄｅｓｉｇｎｆｏｆｄｉｇｉｔａｌｓｉｇｎａｌｐｒ。ｃｅｓｓｉｎｇｓｙｓｔｅｍｆ。Ｔｓｏｆｔｗａｒｅｄｅｆｍｅｄｒａｄｉｏａｎｄａｌｓｏｍｔｒｏｄｕｃｅ出ｅｓｅｌｅｃｔｉｏｎｏｆｅａｃｈｄｅｖｉｃｅｓｃｏⅡｌｐａｎｙａｎｄａｓｃｏｍｐｏｎｅｎｔｓｏｆｅａｃｈｐａｒｔ，ｔｈｅｓｐｃｃｉｆｉｃｗ℃ｌｌａｓｅａｃｈｐａｒｔｏｆｈａｒｄｗａｒｅｄｅｓｉｇｒＬＷｅａｄｏｐｔＴＭＳ３２０
5、Ｃ６７１３ＢｆＩｏａｔｊｎｇＤＳＰｏｆｎｃｙｃｌｏｎｅｓｅｒｉｅｓＦＰＧＡｏｆｐＣｌＡＬⅡⅡＨｃｏｍｐａ“ｙｗｈｉｃｈｈｅｌｐＭｈｉｅｖｃｈｉｇｈｓ即一ｄａｔ８ｐｒｏｃｅｓｓｊｏｎａｎｄｓｏｆｔＷａｒｅｒｅ＿ｃｏｎ矗ｇｕｒａｔｉｏｎｖｅｒｊｆｙｔｈａｔｔｈｆｂｕｓｒｅａｌｉｚｅｄｔｈｅｃｏｎｍｌｕｎｉｃａｔｉｏｎｂｅｔｗｃｃｎｈａｒｄｗａｒｃｐｌａｔｆｏｒｒｎａｎｄｔｈｅｈｏｓｔｃ。ｍｐｕｔｅｒ．Ｅｘｐｅｒｉｍｅｎｔｓｃａｎｐｌａｔｆｏｍｌ｛ｓｕｎｊｖｅｒｓａｌａｎｄｆｌｅｘｉｂ】ｅ，ａｎｄｂｅｄｉｒｅ
6、ｃｔｌｙｕｓｅｄｉｎｓ。ｆｔｗａｒｅｄｅｆｉｎｅｄｒａｄｉｏｓｙｓｔｅｎＫｅ州坩啦：∞ｆｔⅥｑｒｅｄｅｎｎｅｄｒａｄｉｏ；ＤＳＰ；ＦＰＧＡ｝ＰＣＩＯ引言現(xiàn)，ＤｓＰ負(fù)責(zé)整個系統(tǒng)的調(diào)度和管理。ＦＰ（；Ａ和ＤｓＰ之間通過兩種方式來交換數(shù)據(jù)，一種是通過雙口ＲＡＭ來實現(xiàn)，另一種是將ＦＰＧＡ映射到ＤＳＰ的存儲空問。ＤＳＰ外圍使用高速大容量的ｓＤＲＡＭ和ＳＢＳＲＡＭ作為主存儲器，ＦＬＡｓＨ用于保存系統(tǒng)的默認(rèn)加載程序和非易失性的數(shù)據(jù)。ＤＳＰ通過ＰＣＩ橋接芯片實現(xiàn)與主機之間的通信。軟件無線電通常指的是采用固定不變的硬件平
7、臺而通過軟件的改變來實現(xiàn)其靈活性的無線電通信系統(tǒng)。投資商可以在通用的可擴展的硬件平臺上，通過開發(fā)新的軟件來滿足用戶或市場的新要求，適應(yīng)不斷發(fā)展的技術(shù)進步。目前一些軟件無線電硬件平臺都是以單一處理器為核心的，其缺點是系統(tǒng)處理速度慢、平臺的靈活性不夠。本文提出了一種基于ＰＣＩ總線的，以ＤＳＰ為主處理器，ＦＰ（遺為協(xié)處理器的軟件無線電高速數(shù)字信號處理系統(tǒng)硬件實驗平臺”２?！捱牛疲桑疲锬浚疲校牵痢唬茫铮睢荆桑铩荆瘢毕到y(tǒng)方案設(shè)計系統(tǒng)的硬件實驗平臺框圖如圖ｌ所示，中頻信號和數(shù)字信號之間的轉(zhuǎn)換由高速的ＡＤｃ和ＤＡｃ實
8、現(xiàn)，ＦＩＦｏ用于緩沖數(shù)據(jù)，ＦＰＧＡ負(fù)責(zé)數(shù)據(jù)的處理和核心算法的實回鈄皿凈柱斟亟巫脅圖１系統(tǒng)硬件實驗平臺框圖１４３?萬 方數(shù)據(jù)２系統(tǒng)的電路實現(xiàn)２．１ＴＭｓ３２０ｃ６７１３Ｂ與Ｉｓ６ｌｓＰｌ２８３６的電路連接關(guān)系如圖２所示。ＤｓＰ及其外圍存儲電路ＤＳＰ采用ＴＩ公司的ＴＭｓ３２０ｃ６７１３王３（；ＤＰ２２５處理器，主時鐘頻率為２２５ＭＨ２，外部總線頻率為１００ＭＨｚ，內(nèi)部具有４ｋＢ的一級程序緩存，４ｋＢ的一級數(shù)據(jù)緩存，２５６ＴＭ野２０ｃ６７ｌ弼Ｉｓ
