差分信號(hào)在通信傳輸中的應(yīng)用

《差分信號(hào)在通信傳輸中的應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、DifferentialSignalingWhatandWHY?下面這一節(jié)將解釋什么是差分信號(hào)傳輸技術(shù)，為何應(yīng)用差分信號(hào)，以及它的一些好處。WhatisDifferentialSignaling?本人專制賤人，資料共享，完全免費(fèi)，絕不收費(fèi)。差分信號(hào)利用兩根導(dǎo)線來傳輸數(shù)據(jù)。在這次講座中，我們將主要討論低壓差分信號(hào)（LVDS）技術(shù)，以后還將更為詳細(xì)的討論它。我們還將討論已得到應(yīng)用的其他幾種差分技術(shù)。LVDS驅(qū)動(dòng)器一般為電流驅(qū)動(dòng)器，在接收一側(cè)則一般是簡單的100歐姆無源端接器。在正引線上，電流正向流動(dòng)，負(fù)引線構(gòu)成電流的返回通路。接收器僅僅給出A和B線上的信號(hào)差

2、。A和B線共有的噪聲或者信號(hào)將被抑制掉。高速傳輸已經(jīng)是一個(gè)實(shí)際的需求，這一需求每年以驚人的速度增長。隨著處理器變得越來越快，總線速度必須相應(yīng)提升以滿足其要求。隨著速度的增加，時(shí)間裕度相應(yīng)減少—于是出現(xiàn)了對(duì)高性能接口裝置的需求。還記得只能看到文字信息的年代嗎？今天你可以在每封email中看到圖標(biāo)、圖像以及大把大把的各種附件—于是，臺(tái)式機(jī)通過數(shù)據(jù)網(wǎng)和電信網(wǎng)的連接，推動(dòng)了對(duì)帶寬的需求的增長。這張幻燈片示出了信號(hào)擺幅變小以及向差分信號(hào)轉(zhuǎn)移的趨勢(shì)。一般，當(dāng)信號(hào)擺幅減小時(shí)，噪聲裕度也相應(yīng)降低。然而，LVDS就不是這種情況，即使它的信號(hào)擺幅小于BTL或者GTL。它可以

3、實(shí)現(xiàn)更大的信號(hào)裕度。這就是差分信號(hào)所帶來的好處。TTL/CMOS邏輯或者擺幅更小的技術(shù)（BTL和GTL）在底板中的使用，是當(dāng)前設(shè)計(jì)工程師們一個(gè)共同的選擇，但是它們提供的對(duì)噪聲的抗擾性都達(dá)不到LVDS信號(hào)所具備的水平，消耗的功率過大，端接復(fù)雜，而且不易升級(jí)。速度——信號(hào)的轉(zhuǎn)換時(shí)間就是你能達(dá)到的速度的極限。更高的信號(hào)擺幅將需要花更長的時(shí)間才能完成轉(zhuǎn)換。一個(gè)提高速度的辦法就是縮短轉(zhuǎn)換時(shí)間，但由于噪聲、串?dāng)_和功率方面的原因，那是不現(xiàn)實(shí)的。為了提高速度，LVDS通過降低信號(hào)擺幅來加快轉(zhuǎn)換過程。更短的轉(zhuǎn)換時(shí)間，并不會(huì)增加串?dāng)_、EMI和功耗，因?yàn)樾盘?hào)擺幅大大減小了。一

4、般來說，這減小了噪聲裕度，但LVDS可以利用其差分傳輸方式來解決這個(gè)問題，在該方案中，信－噪比得以大大提高。上圖通過一個(gè)只有大信號(hào)1/10的小信號(hào)進(jìn)行了說明，在相同的dv/dt條件下，速度可以提高7x以上。但這還不是全部，由于信號(hào)小，可以通過提高dv/dt，達(dá)到更高的速度。由于信號(hào)擺幅小，LVDS可以獲得速度上的優(yōu)勢(shì)……而這有助于獲得其他方面的好處，如功耗和噪聲等。低壓差分信令技術(shù)在標(biāo)準(zhǔn)ANSI/TIA/EIA-644-A-2001（這是過去的ANSI/TIA/EIA-644的一個(gè)修訂本）中得到了詳細(xì)的說明和規(guī)定。該標(biāo)準(zhǔn)只規(guī)定了LVDS信號(hào)電平—傳輸介質(zhì)

5、和應(yīng)用都由用戶來決定，這一點(diǎn)使得LVDS在種類繁多的各種應(yīng)用中大有用武之地。事實(shí)上，許多系統(tǒng)標(biāo)準(zhǔn)都以LVDS作為收發(fā)信號(hào)格式。TIA版本是一種一般性的標(biāo)準(zhǔn)，僅規(guī)定了驅(qū)動(dòng)器的輸出端和接收器輸入端的特性。它的目的是為其他的標(biāo)準(zhǔn)所引用，而由這些標(biāo)準(zhǔn)來定義整個(gè)接口，包括協(xié)議、連接器和媒質(zhì)，如SPWG（StandardPanelsWorkingGroup）組織制定的針對(duì)筆記本電腦的CameraLink標(biāo)準(zhǔn)或者FPD接口標(biāo)準(zhǔn)。LVDS在很多特定應(yīng)用中使用。IEEE標(biāo)準(zhǔn)則定義了針對(duì)SCI（ScaleableCoherentInterface）應(yīng)用的LVDS，在測(cè)試、條

6、件和限制方面實(shí)現(xiàn)了多樣化。這更傾向于具體的垂直應(yīng)用，但從概念上來說，它們是相同的。LVDS是一種電流環(huán)路信令技術(shù)，其電流流動(dòng)的方向（順時(shí)針或者逆時(shí)針）決定了邏輯電平（高或低）。線對(duì)中一根線上的電流為3.5mA，從另一根線上返回。端接電阻兩端將產(chǎn)生電壓（約為+/-3.5mAx100?=+/-350mV）。接收機(jī)是差分比較器，對(duì)該電壓的極性進(jìn)行測(cè)量，正電壓對(duì)應(yīng)于邏輯高而負(fù)電壓對(duì)應(yīng)于邏輯低。LVDS的小擺幅和差分的本質(zhì)使得它成為一種高速、低噪聲和低功耗的技術(shù)。恒定而小的輸出電流降低了電源/地線噪聲，由于信號(hào)線對(duì)中的電流與電流環(huán)路是緊密耦合在一起的，發(fā)射的電磁場(chǎng)

7、實(shí)現(xiàn)相互抵消，從而減少EMI。這幅簡化的圖片說明了低壓、差分信號(hào)技術(shù)是如何工作的。電流流過端接電阻，接收裝置對(duì)電阻兩端的電壓進(jìn)行解讀。接收機(jī)將根據(jù)電阻兩端的電壓發(fā)出滿幅的CMOS/TTL1或0電平。連接線應(yīng)該被視為傳輸線——距離越增加，對(duì)其應(yīng)愈加關(guān)注。由于LVDS在本質(zhì)上屬于低電壓信，而且有潛在的EMI問題，因此，該技術(shù)主要適用于幾米之內(nèi)的短距傳輸。不過由于這種傳輸方式是差分的，在采用共模抑制技術(shù)后，其信號(hào)能耐受大量干擾的影響。另一個(gè)主要的優(yōu)點(diǎn)，則來自于其低功耗。由于其電流小，工作時(shí)所消耗的功率也小。大多數(shù)國半的LVDS器件支持任何一個(gè)處于器件VDD和G

8、ND電源連接之內(nèi)的共模輸入電壓。與每個(gè)部分有關(guān)的具體信息，可參見各自的數(shù)據(jù)表。對(duì)