無(wú)鉛焊錫的電遷移研究模板

《無(wú)鉛焊錫的電遷移研究模板》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。行政院國(guó)家科學(xué)委員會(huì)補(bǔ)助專題研究計(jì)畫(huà)成果報(bào)告※※※※※※※※※※※※※※※※※※※※※※※※※資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除?！?※資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除?！?無(wú)鉛銲錫的電遷移研究※資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除?！?jì)畫(huà)類別:個(gè)別型計(jì)畫(huà)□整合型計(jì)畫(huà)計(jì)畫(huà)編號(hào):NSC90－2216－E－009－042－執(zhí)行期間:90年8月01日至91年07月31日計(jì)畫(huà)主持人:陳智本成果報(bào)告包括以下應(yīng)繳交之附件:□赴國(guó)外出差或研習(xí)心得報(bào)告一份□赴大陸地區(qū)出差或研習(xí)心得報(bào)告一份□出席國(guó)際學(xué)術(shù)會(huì)議心得報(bào)告及發(fā)表之論文各一份□國(guó)際合作研究計(jì)畫(huà)國(guó)外研究報(bào)告書(shū)一份執(zhí)行單位:交通大學(xué)材料科學(xué)與工程系資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。中華民國(guó)

1資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。90年10月29日1資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。

2資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。行政院國(guó)家科學(xué)委員會(huì)專題研究計(jì)畫(huà)成果報(bào)告無(wú)鉛銲錫的電遷移研究ASystematicStudyofElectromigrationinPb-freeSolderAlloys計(jì)畫(huà)編號(hào):NSC90－2216－E－009－042－執(zhí)行期限:90年8月01日至91年07月31日主持人:陳智交通大學(xué)材料科學(xué)與工程系計(jì)畫(huà)參與人員:邵棟樑、劉書(shū)宏、許穎超、陳義雄、林克瑾資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。一、中文摘要在消費(fèi)電子產(chǎn)品以及微處理器的構(gòu)裝中,有兩種趨值得注意,第一個(gè)趨勢(shì)是將以無(wú)鉛銲錫取代傳統(tǒng)的含鉛銲錫。第二個(gè)趨勢(shì)是直接將矽晶片接在organic的基板上,此技術(shù)稱為DirectChipAttachment(DCA)或是FlipChiponOrganic.含鉛銲錫的使用一直是造成鉛環(huán)境污染的一個(gè)重要原因之一。因此,美國(guó)、歐洲和日本已開(kāi)始注重此問(wèn)題。並將於近年內(nèi)禁止鉛在電子產(chǎn)品的使用。同時(shí)隨著消費(fèi)電子產(chǎn)品的小型化,電子構(gòu)裝中用的銲錫即將面臨一個(gè)嚴(yán)重的可靠性(reliability)問(wèn)題:即Electromigration,電遷移。本計(jì)畫(huà)擬設(shè)計(jì)適合研究銲錫Electromigration的結(jié)構(gòu):即矽V形槽(V-grove)、Blech和球狀三種試片,並運(yùn)用NDL和交大半導(dǎo)體中心的製程儀器及技術(shù)來(lái)製作銲錫Electromigration試片。將使用SnAg、SnSb、SnAgCu、以及純Sn等四種無(wú)鉛銲錫,進(jìn)行銲錫Electromigration的量測(cè)及研究。本計(jì)劃將針對(duì)純錫、SnAgSnAgCu

3資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。和SnSb種無(wú)鉛銲錫進(jìn)行研究。建立Blechstructure試片及製備球狀Electromigration試片及,模擬FlipChip中的銲錫球。研究的重點(diǎn)包括以下兩項(xiàng)重要的課題:(1)觀察和分析銲錫的顯微結(jié)構(gòu)演化和電流密度、溫度以及時(shí)間的關(guān)係。(2)量測(cè)Electromigration速率。將對(duì)無(wú)鉛錫銲錫的Electromigration特性做一個(gè)有系統(tǒng)的研究。。關(guān)鍵詞:電子構(gòu)裝、電遷移、無(wú)鉛銲錫2AbstractInconsumerelectronicgoodsaswellasinmicroprocessors,twocurrenttrendsinelectronicpackagingareworthnoting.ThefirstisthereplacementofPb-SnsolderbyPb-freesolder.ThesecondistoattachtheSichipdirectlytoanorganicsubstrate.Itiscalleddirectchipattachmentorflipchiponorganictechnology.PbSnhasbeenoneofthesourcesforenvironmentPbpollution.Therefore,American,Europe,andJapanstartedtopaygreatattentiontothisissue,andwillforbidtheuseofPb-Snsolderinconsumerelectronicsinthenearfuture.Also,thecontinuousminiaturizationofconsumerelectronicshascausedaseriousissueonthe

4資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。reliabilityofsolderinmicroelectronicpackaging,i.e.solderElectromigration(EM).Thisprojectproposestodesignasuitableteststructureforsolderelectromigration,includingV-groove,Blechandballsamples,andtofabricatetheelectromigrationsamplesinNDLandSemiconductorCenterinNationalChio-TungUniversity.ElectromigrationbehaviorsoffourimportantPb-freesolders,SnAg,SnCu,SnAgInandSnAgCuwillbeexamined.Inthefirstyear,focuswillbeonthefollowingthreePb-freesolders:puretin,SnAg,andSnCuin.FundamentalunderstandingonElectromigrationwillbemadeonthepuretinsamples,andafteraddingfewpercentofAgorCu.Inthesecondyear,wewillfocusontheSnAgInandSnAgCusolders,andstarttofabricatesolderballEMsamples,tryingtosimulatetherealcurrentflowsituationinFlipChipTechnology.Inthethirdyear,thenwewillconcentrateonthesolderballEM.Themail資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。

5資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。focusofthisprojectincludes(1)Observeandanalizethemicrostructureevolutionasafunctionofcurrentdensity,temperature,andtime.(2)Measurethevolumeofhillockstocalculateelectromigrationrate.ThusthisprojectwillmakeasystematicstudyonPb-freesolder.Keywords:Lead-freesolder,microelectronicpackaging,Electromigration二、緣由與目的為了加強(qiáng)微處理器以及邏輯元件的性能及速度,半導(dǎo)體工業(yè)界一直追求較高密度的輸入/輸出接點(diǎn)(I/Oterminal)和較小的IC晶片[1]。因此BGA(BallGridArray)製造技術(shù)已經(jīng)被廣泛採(cǎi)用。當(dāng)銲錫球的尺寸漸漸縮小,以便容納更多的I/O接點(diǎn)時(shí),銲錫球的機(jī)械強(qiáng)度及散熱問(wèn)題都會(huì)變的更嚴(yán)重。臺(tái)灣也開(kāi)始重視這些問(wèn)題,已經(jīng)有許多學(xué)者投入銲錫球的機(jī)械強(qiáng)度研究。然而,由於銲錫球的尺寸縮小,同時(shí)也引起另一個(gè)新的挑戰(zhàn):銲錫的電遷移(Electromigration)[2-4]。電遷移一種由於電場(chǎng)和帶電載子所造成的質(zhì)量移動(dòng)。此現(xiàn)象一般在微電子元件中有高電流密度的導(dǎo)線內(nèi)發(fā)生。例如在一條5μm寬,0.2μm厚的鋁導(dǎo)線,在室溫下通入1mA的電流(電流密度為105amp/cm2),則會(huì)造成一端有void生成,而另一端有extrusion產(chǎn)生。嚴(yán)重時(shí)會(huì)造成電路短路。它是在1965年被發(fā)現(xiàn)會(huì)對(duì)半導(dǎo)體產(chǎn)品的可靠度會(huì)有威脅。因此,在過(guò)去三十多年中,一直有許多學(xué)者在研究此問(wèn)題,並已經(jīng)研究出有效的防治之道,即在鋁線中加入2-3%的銅,

6資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。而使電遷移不致於危害到電子元件。對(duì)於封裝中的銲錫接點(diǎn),以前由於銲錫的尺寸較大(約200μm),因此電流密度較低,電遷移對(duì)銲錫接點(diǎn)並不構(gòu)成威脅。然而,當(dāng)前工業(yè)界使用150μm的銲錫球,而幾年後會(huì)降到75μm。對(duì)於150μm的銲錫球,它的工作電流密度是104amp/cm2,此電流密度造成銲錫溫度升高至80℃左右。對(duì)於125μm共晶錫鉛銲錫(溶點(diǎn)183℃),Elenius在去年指出,在150℃下通入6-8×103A/cm2的電流密度,經(jīng)過(guò)100小時(shí)3

7資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。後,Electromigration會(huì)破壞銲錫接點(diǎn)(見(jiàn)圖一),因此當(dāng)銲錫的尺寸漸漸地縮小時(shí),所通入的電流密度也跟著增加,Electromigration對(duì)於元件的可靠性將會(huì)有很嚴(yán)重的影響。圖一:共晶銲錫球的EM。電子流從圖的上方流到圖的下方。在銲錫球上方造成許多大的voids[5]。三、結(jié)果與討論1.SnAgCu銲料之電遷移圖二、試片在電流密度2*104100℃下168小時(shí)之SEM橫截面圖,明顯發(fā)現(xiàn)孔洞擴(kuò)大。

8資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。圖三、試片在電流密度2*104100℃下168小時(shí)之SEM橫截面圖,與圖一相反之電子流方向,明顯發(fā)現(xiàn)孔洞擴(kuò)大於陰極處而造成試片破壞。Cu圖四、EDSmapping明顯發(fā)現(xiàn)銅原素在電子遷移作用下朝陽(yáng)極移動(dòng)而形成化合。圖五、試片在電流密度2*104150℃下27小時(shí)之SEM橫截面圖,明顯發(fā)現(xiàn)孔洞擴(kuò)大於陰極處而造成試片破壞,較100℃破壞速度快約6倍。

9資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。4圖六、圖四之放大圖,明顯發(fā)現(xiàn)電子遷移作用下破壞發(fā)生於UBM與solder之接合處。

10資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。2.SnAg銲料之電遷移Ni為主Ag為主在薄膜處產(chǎn)生IMC,且觀資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。圖七圖八未通電未通電通電40小時(shí)通電40小時(shí)圖十:厚膜的鎳和錫球中的銀被電子流衝到薄膜UBM處,並且在薄膜處形成層狀的IMC資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。圖七和圖八:錫銀焊錫球通電40小時(shí)。紅色箭頭代表電子流的方向。能夠發(fā)現(xiàn)在錫球陰極部分產(chǎn)生void,陽(yáng)極部分IMC也略有成長(zhǎng)(圖九)。在錫球中間也有點(diǎn)狀的IMC形成,經(jīng)過(guò)SEM的EDS分析其成份為Ag3Sn。未通電通電40小時(shí)圖九:厚膜IMC在通電後有明顯的成長(zhǎng)。這是因?yàn)殄a在電子流的驅(qū)動(dòng)下會(huì)擴(kuò)散到厚膜的鎳凸塊層和鎳產(chǎn)生反應(yīng)形成IMC。5

11資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。圖十一:通電40小時(shí)後在陽(yáng)極薄膜UBM和錫球介面產(chǎn)生crack。Crack的形成會(huì)縮小開(kāi)口的面積,相對(duì)提高電流密度,使電遷移的效應(yīng)更強(qiáng)烈。加強(qiáng)後的電遷移又會(huì)導(dǎo)致crack進(jìn)一步變大。這樣的惡性循環(huán)會(huì)加快錫球失效的時(shí)間。Crack的形成是由於錫銀IMC在電遷移下移動(dòng)到UMB和錫球介面導(dǎo)致介面介面機(jī)械性質(zhì)劣化形成crack。資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。

12資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。3.SnSb5銲料之電遷移我們使用實(shí)際的solderbumps來(lái)進(jìn)行銲錫的電子遷移實(shí)驗(yàn)。Solderbumps是使用錫及銻的無(wú)鉛銲錫,其重量百分比量為Sn:95％Sb:5％。通入的電流密度為2×104A/㎝2;通電時(shí)所處的溫度為150℃。而所使用的UBM金屬曾在chipside是Ti/Cr-Cu/Cu;在PCB上的是electroplatedCu/Ni/Au。圖十二:solderbumps未通電前的情況,紅線為電子流的方向,750X。在通電電的過(guò)程中可發(fā)現(xiàn)有新的IMCs在bump中生成,且隨著通電時(shí)間的加長(zhǎng),0hr110hr(CuYNi1-Y)6Sn5圖十四:未通電與通電110小時(shí),150℃的SEM圖,電子流方向?yàn)橛蒫hipside往boardside,750X。(CuYNi1-Y)6Sn50hr110hr(NixCu1-x)3Sn4圖十五:在圖十三中的陰極,經(jīng)過(guò)通電之後,能夠發(fā)現(xiàn)IMCs有成長(zhǎng)的情形出現(xiàn)資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。IMCs的數(shù)量也漸漸變多。而IMCs可分為(NixCu1-x)3Sn4

13資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。和(CuYNi1-Y)6Sn5兩種,隨著通電時(shí)間的增長(zhǎng),所生成的IMCs會(huì)以(NixCu1-x)3Sn4為主,可能是因?yàn)镃u的濃度漸漸下降所致。(NixCu1-x)3Sn4(CuYNi1-Y)6Sn5(CuYNi1-Y)6Sn50hr110hrsolder資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。0hr110hr圖十六:在圖十四中的陰極,在通電之後,原先的IMCs會(huì)變成錫銻銲錫資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。圖十三:為未通電和通電110小時(shí),150℃的SEM圖,電子流方向?yàn)橛蒪oardside往chipside,750X。6資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。

14資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。4.錫晶鬚測(cè)試部份經(jīng)過(guò)本年度計(jì)畫(huà)對(duì)於純錫Blech試片進(jìn)行電遷移的試驗(yàn),我們利用5000A的錫條在700A的鈦膜之上的Blech構(gòu)造來(lái)研究純錫的電遷移效應(yīng)。所使用的電流密度為7.5×104A/cm2及1.5×105A/cm2。經(jīng)過(guò)通電後我們觀察到在陽(yáng)極部份產(chǎn)生錫晶鬚及突出物,陰極部份則產(chǎn)生孔洞,如圖?所示。另外,為了研究溫度的效應(yīng),試片在通電時(shí)分別置於室溫及50°C下。在室溫下,電流密度1.5×105A/cm2時(shí)錫晶鬚的成長(zhǎng)速率大約為3A/sec,在50°C下則為7.7A/sec。在電流密度7.5×104A/cm2室溫下時(shí)速率為0.4A/sec。本論文中,錫晶鬚成長(zhǎng)速率與通電的時(shí)間及電流密度及通電時(shí)環(huán)境溫度成函數(shù)關(guān)係,如圖?及圖?所示,在相同溫度但不同電流密度下,受到較高電流密度的試片其錫晶鬚的成長(zhǎng)速率較快且陰極部分孔洞(Voids)產(chǎn)生及擴(kuò)大的速率也快得多。除此之外,在相同電流密度(1.5×105A/cm2)下,較高溫度時(shí)陽(yáng)極所產(chǎn)生的錫晶鬚成長(zhǎng)速率較快,同樣地陰極部分所產(chǎn)生的孔洞擴(kuò)大的速率快的多。也就是說(shuō),我們已經(jīng)對(duì)此純錫的電遷移試片做了加速的測(cè)試,模擬了在高電流密度不同溫度下的結(jié)果。錫晶鬚的成長(zhǎng)機(jī)制至目前為止很多文獻(xiàn)所做過(guò)的推測(cè)都是針對(duì)由機(jī)械應(yīng)力所產(chǎn)生的錫晶鬚部分,而我們利用電流所驅(qū)使的錫晶鬚跟由機(jī)械應(yīng)力所產(chǎn)生的錫晶鬚在成長(zhǎng)機(jī)制方面主要有兩點(diǎn)不同之處:第一點(diǎn):在成長(zhǎng)驅(qū)動(dòng)力方面不同,

15資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。由電流所驅(qū)使的錫晶鬚其產(chǎn)生主要來(lái)至於電子與金屬薄膜中錫原子的撞擊,而在未經(jīng)通電的試片長(zhǎng)時(shí)間觀察中,並未產(chǎn)生錫晶鬚。因此電子流的撞擊錫原子確實(shí)為此錫晶鬚的產(chǎn)生驅(qū)動(dòng)力。當(dāng)電子從陰極進(jìn)入錫薄膜時(shí)並行進(jìn)至陽(yáng)極,電流擁擠效應(yīng)(Currentcrowding)產(chǎn)生於薄膜的角落部分。第二點(diǎn):擴(kuò)散路徑不同。在文獻(xiàn)中,自發(fā)性產(chǎn)生的錫晶鬚其錫原子的擴(kuò)散是經(jīng)7

16資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。由短距離的擴(kuò)散。而在電遷移中,錫原子從陰極到陽(yáng)極的擴(kuò)散提供了一個(gè)錫原子的流量,屬於長(zhǎng)距離的擴(kuò)散。(a)(b)圖十七(a)試片通電170小時(shí)後陽(yáng)極產(chǎn)生的錫晶鬚(b)試片通電170小時(shí)後陰極產(chǎn)生的孔洞。(a)

17資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。(b)圖十八(a)不同電流密度室溫下錫晶鬚成長(zhǎng)與時(shí)間關(guān)係圖(b)不同溫度相同電流密度下錫晶鬚成長(zhǎng)與時(shí)間關(guān)係圖。(a)(b)圖十九(a)不同電流密度室溫下陰極孔洞產(chǎn)生體積與通電時(shí)間關(guān)係圖(b)不同溫度相同電流密度下陰極孔洞產(chǎn)生體積與時(shí)間關(guān)係圖。

18資料內(nèi)容僅供您學(xué)習(xí)參考，如有不當(dāng)或者侵權(quán)，請(qǐng)聯(lián)系改正或者刪除。8四、計(jì)畫(huà)成果自評(píng)本計(jì)畫(huà)執(zhí)行至今一年,已經(jīng)將研究EM最困難的試片製作完成並已有十分具體結(jié)果。五、參考文獻(xiàn)[1]TheInternationalTechnologyRoadmapforSemiconductors,SemiconductorIndustryAssociation,SanJose,CA,1999.[2]K.N.Tu,C.C.Yeh,C.Y.Liu,andC.Chen,Appl.Phys.Lett.,76,7,.[3]C.Y.Liu,C.Chen,andK.N.Tu,J.Appl.Phys.88,5703,.[4]C.Y.Liu,C.Chen,C.N.Liao,andK.N.Tu,Appl.Phys.Lett.,75,58,1999.[5]S.BrandenbergandS.Yeh,SurfaceMountInt.ConferenceandExposition,SMI98Procedings,p.337,1998.