資源描述：
《數(shù)字鐘設(shè)計eda課設(shè)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、北華航天工業(yè)學(xué)院《EDA技術(shù)綜合設(shè)計》課程設(shè)計報告報告題目：數(shù)字鐘設(shè)計作者所在系部：電子工程系作者所在專業(yè)：自動化作者所在班級：B08221作者姓名：熊伯寧指導(dǎo)教師姓名：崔瑞雪完成時間：2010年11月30號內(nèi)容摘要隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，電子信息產(chǎn)品更新?lián)Q代的速度日新月異。實現(xiàn)這種進步的主要原因就是電子設(shè)計與制造技術(shù)的發(fā)展，其核心就是電子設(shè)計自動化（EDA，ElectronicsDesignAutomation）技術(shù)，EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動了電子信息產(chǎn)業(yè)的發(fā)展。EDA技術(shù)在不同的發(fā)展時期有不同的內(nèi)容，其含義已經(jīng)不只局限在當(dāng)初電路版圖設(shè)計自動化的概念
2、上，而當(dāng)今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計自動化。本次設(shè)計的關(guān)于數(shù)字鐘的EDA實驗就是這樣的一種體現(xiàn)。數(shù)字鐘學(xué)習(xí)的目的是掌握多位計數(shù)器相連的設(shè)計方法；掌握十進制、六進制、二十四進制計數(shù)器的設(shè)計方法；鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼；掌握揚聲器的驅(qū)動；掌握LED燈的花樣顯示；掌握CPLD、FPGA技術(shù)的層次化設(shè)計方法；掌握用VHDL語言的設(shè)計思想以及整個數(shù)字系統(tǒng)的設(shè)計。此數(shù)字鐘具有時，分，秒計數(shù)顯示功能，以24小時為計數(shù)循環(huán)；能實現(xiàn)清零，調(diào)節(jié)小時，分鐘以及整點報時的功能，且在整點報時的時候有LED燈花樣顯示。關(guān)鍵詞數(shù)字鐘、計數(shù)器、數(shù)碼管、FPGA、VHDL目
3、錄一、設(shè)計要求概…………………………………………………………………11．設(shè)計要求……………………………………………………………………12．設(shè)計目的……………………………………………………………………13．硬件要求……………………………………………………………………14．模塊要求……………………………………………………………………1二、設(shè)計思路概述…………………………………………………………………1三、數(shù)字鐘VHDL文本……………………………………………………………31．頂層文本……………………………………………………………………32．秒計數(shù)器…………………………………………
4、………………………53．分計數(shù)器…………………………………………………………………64．小時文本…………………………………………………………………75．報警文本…………………………………………………………………86．時間數(shù)據(jù)掃描分時選擇模塊文本………………………………………97．譯碼器文本………………………………………………………………11四、實驗結(jié)果描述…………………………………………………………………12五、心得體會………………………………………………………………………12六、參考文獻………………………………………………………………………12課程設(shè)計任務(wù)書課題名稱數(shù)字鐘
5、設(shè)計完成時間第14周指導(dǎo)教師崔瑞雪職稱副教授學(xué)生姓名熊伯寧班級B08221總體設(shè)計要求和技術(shù)要點設(shè)計要求：1）具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計時。2）具有清零，調(diào)節(jié)小時、分鐘功能。3）具有整點報時功能，整點報時的同時LED燈花樣顯示。技術(shù)要點：1）十進制、六進制、二十四進制計數(shù)器的設(shè)計方法。2）多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼。3）揚聲器的驅(qū)動。4）LED燈的花樣顯示。5）EDA技術(shù)的層次化設(shè)計方法工作內(nèi)容及時間進度安排第13：周1---周3：立題、論證方案設(shè)計周4---周5：用VHDL語言編寫程序第14：周1：仿真實驗周2：驗收答辯課程設(shè)計成果1．與設(shè)計內(nèi)
6、容對應(yīng)的軟件程序：Max+plusⅡ2．課程設(shè)計報告書3．成果使用說明書4．設(shè)計工作量要求一．設(shè)計要求概述1．設(shè)計要求1）具有時、分、秒計數(shù)顯示功能，以24小時循環(huán)計時。2）具有清零，調(diào)節(jié)小時、分鐘功能。3）具有整點報時功能，整點報時的同時LED燈花樣顯示。2．設(shè)計目的1）數(shù)字鐘學(xué)習(xí)的目的是掌握多位計數(shù)器相連的設(shè)計方法；2）掌握十進制、六進制、二十四進制計數(shù)器的設(shè)計方法；3）鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動及編碼；4）掌握揚聲器的驅(qū)動；5）掌握LED燈的花樣顯示；6）掌握CPLD、FPGA技術(shù)的層次化設(shè)計方法3．硬件要求主芯片EPF10K10LC84—4；8個LED燈；蜂
7、鳴器；8位8段掃描共陰極數(shù)碼顯示管；3個按鍵開關(guān)（清零，調(diào)小時，調(diào)分鐘）。4．模塊說明1）各種進制的計數(shù)及時鐘控制模塊（10進制、6進制、24進制）2）掃描分時顯示、譯碼模塊;3）彩燈、揚聲器編碼模塊;4）各模塊都用VHDL語言編寫。二．設(shè)計思路概述設(shè)計此數(shù)字鐘可用不同設(shè)計方法，我們主要利用VHDL語言進行，其設(shè)計思路如下：1）根據(jù)電路特點，可用層次化結(jié)構(gòu)化設(shè)計概念。將此設(shè)計任務(wù)分為若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口，分別編寫和調(diào)試其中之一，然后再將各模塊合起來調(diào)試。2）調(diào)試并仿真成功后，對VHDL語言
