資源描述：
《fpga課程設(shè)計課程設(shè)計報告》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、《CPLD/FPGA課程設(shè)計》課程設(shè)計報告系別：信息科學(xué)與技術(shù)系專業(yè)班級：通信工程08XX班學(xué)生姓名：XXXX指導(dǎo)教師：（課程設(shè)計時間：2011年9月5日——2011年9月16日）13目錄1課程設(shè)計目的32課程設(shè)計題目描述和要求33課程設(shè)計報告內(nèi)容43.1硬件設(shè)計43.1.1EP1C6Q240C8管腳結(jié)構(gòu)圖43.1.2液晶屏的硬件連接電路設(shè)計43.1.3外圍電路的設(shè)計53.2軟件設(shè)計63.2.1功能需求分析63.2.2模塊劃分63.2.4模塊之間連接組成系統(tǒng)113.2.5管教綁定113.2.6下載114總結(jié)12參考文獻12131課程設(shè)計目的本課程屬專業(yè)課
2、程設(shè)計。EDA課程設(shè)計是繼“數(shù)字電路技術(shù)基礎(chǔ)”課之后開出的實踐教學(xué)環(huán)節(jié)。其目的是訓(xùn)練學(xué)生綜合運用學(xué)過的數(shù)字電路的基本知識，獨立設(shè)計比較復(fù)雜的數(shù)字電路的能力。設(shè)計建立在硬件和軟件兩個平臺的基礎(chǔ)上。硬件平臺是FPGA綜合實驗箱，根據(jù)不同題目設(shè)計的數(shù)字電路下載到一片可編程邏輯器件上，實驗結(jié)果可在實驗儀上實現(xiàn)。軟件平臺是ALTERA公司的QUARTUSII。通過課程設(shè)計，學(xué)生要掌握使用EDA工具設(shè)計數(shù)字電路的方法，包括圖形設(shè)計輸入、編譯、軟件仿真、下載和硬件仿真等全過程。2課程設(shè)計題目描述和要求設(shè)計題目：綜合數(shù)字鐘的設(shè)計與實現(xiàn)；設(shè)計內(nèi)容：用ALTERA公司的QU
3、ARTUSII軟件和FPGA綜合實驗平臺設(shè)計一個數(shù)字時鐘，能進行正常的時，分，秒計時功能，用1塊液晶屏顯示24小時，60分，60秒；能利用按鍵實現(xiàn)“校時”“校分”“鬧鐘”功能。133課程設(shè)計報告內(nèi)容3.1硬件設(shè)計3.1.1EP1C6Q240C8管腳結(jié)構(gòu)圖3.1.2液晶屏的硬件連接電路設(shè)計管腳號管腳名稱管腳功能描述FPGA接口1VSS電源地GND2VDD電源正+5V3NC空腳不接4RS(CS）RS=“H”,表示DB7~DB0為顯示數(shù)據(jù)。RS=“L”,表示DB7~DB0為顯示指令數(shù)據(jù)1055R/W(SID)R/W=“H”,E=“H”,數(shù)據(jù)被讀到DB7~DB0
4、。10113R/W=“L”,E=“H→L”,DB7~DB0的數(shù)據(jù)被寫到IR或DR6E(SCLK)997DB0三態(tài)數(shù)據(jù)線958DB1939DB28710DB38511DB48312DB57913DB67714DB77515PSBH：并口方式，L：串口方式+5V16NC空腳不接17/RST復(fù)位端，低電平有效+5V18NC空腳不接19LEDA背光源正端（+5V）+5V20LEDK背光源負端GND3.1.3外圍電路的設(shè)計133.2軟件設(shè)計3.2.1功能需求分析設(shè)計一個數(shù)字時鐘，能進行正常的時，分，秒計時功能，用1塊液晶屏顯示24小時，60分，60秒。3.2.2模
5、塊劃分模塊分為分頻器模塊，小時、分鐘計數(shù)器模塊、LCD顯示驅(qū)動模塊三大部分。每個模塊單獨編程并封裝，最后在頂層原理圖中連接。3.2.3分模塊單獨編程并功能仿真通過1MHz分頻器模塊（PIN1MHZ.vhd），將50MHz分頻為1MHz。131Hz分頻器模塊（CNT.vhd），將1MHz分頻為1Hz。60進制計數(shù)器模塊（clock60.vhd），輸出0~59的BCD碼和進位信號。1324進制計數(shù)器模塊（hourtimer.vhd），輸出0~24的BCD碼和進位信號。LCD驅(qū)動模塊（clock_lcd_disp.vhd），輸出LCD驅(qū)動信號。131313LC
6、D驅(qū)動模塊的狀態(tài)圖生成。3.2.4模塊之間連接組成系統(tǒng)3.2.5管教綁定3.2.6下載下載分為AS方式和JTAG方式，這里使用AS下載方式，可以永久保留程序。使用的下載線一頭為并口，與計算機連接，另一頭為10針13接口，與FPGA系統(tǒng)板上的AS接口連接。之后可在EDA軟件中完成下載。4總結(jié)通過這次課程設(shè)計，我對FPGA的整個開發(fā)過程有了更加深入的了解，并有了實際動手操作的經(jīng)驗，讓我更好的掌握了相關(guān)知識。通過FPGA器件，我們可以方便、快速開發(fā)出很多復(fù)雜的數(shù)字電路以供實際需要，通過編寫代碼省去了許多硬件連接，增強了系統(tǒng)的可靠性。在設(shè)計過程中，我們經(jīng)常需要修
7、改、完善系統(tǒng)的功能，這也只是改變代碼并下載到芯片中就行了，省去了很多時間。本次課程設(shè)計是3人一組完成，這也鍛煉了我與人合作的能力，這是十分有必要的，因為今后在工作中必須要與人合作才能完成項目。由于EDA理論課程是在上一個學(xué)期學(xué)習(xí)的，經(jīng)過一個暑假，很多知識點都有遺忘，這給我們完成課程設(shè)計帶來了一定困難，好在老師對我們精心指導(dǎo)，學(xué)校也提供實驗室給我們實驗，在與多名同學(xué)討論之后，我們終于克服困難，完成了課程設(shè)計。參考文獻[1]陳曦.通信與電子系統(tǒng)實驗指導(dǎo)書.第二版.武漢：華中科技大學(xué)武昌分校，2010[2]潘松,黃繼業(yè).EDA技術(shù)實用教程.第三版.北京:科學(xué)出
8、版社,2010[3]羅朝霞、高書莉,CPLD/FPGA設(shè)計及應(yīng)用,人民郵電出版社
