資源描述：
《基于fpga任意波形發(fā)生器的設(shè)計(jì)開(kāi)題報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、武漢工業(yè)學(xué)院畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告2013屆畢業(yè)設(shè)計(jì)(論文)題目基于單片機(jī)的數(shù)字時(shí)鐘設(shè)計(jì)院（系）電氣信息工程系專(zhuān)業(yè)名稱(chēng)通信工程學(xué)生姓名吳松學(xué)生學(xué)號(hào)指導(dǎo)教師甘露武漢工業(yè)學(xué)院學(xué)生畢業(yè)設(shè)計(jì)（論文）開(kāi)題報(bào)告表課題名稱(chēng)基于FPGA的波形發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)課題類(lèi)型畢業(yè)設(shè)計(jì)課題來(lái)源自擬課題導(dǎo)師甘露學(xué)生姓名吳松學(xué)號(hào)專(zhuān)業(yè)通信工程一．設(shè)計(jì)背景：隨著科學(xué)技術(shù)的日新月異的發(fā)展，各種各樣的電子產(chǎn)品也正在逐步向著高精尖技術(shù)發(fā)展。電子技術(shù)廣泛的應(yīng)用于工業(yè)、農(nóng)業(yè)、交通運(yùn)輸、航天航空、國(guó)防建設(shè)等國(guó)民經(jīng)濟(jì)的諸多領(lǐng)域中，數(shù)字電子技術(shù)已經(jīng)廣泛滲透
2、到了人們生活的各個(gè)層面，信號(hào)發(fā)生器是一種常用的信號(hào)源，廣泛應(yīng)用于電子電路、自動(dòng)控制和科學(xué)試驗(yàn)等領(lǐng)域。它是一種為電子測(cè)量和計(jì)量工作提供符合嚴(yán)格技術(shù)要求的電信號(hào)設(shè)備。因此，信號(hào)發(fā)生器和示波器、電壓表、頻率計(jì)等儀器一樣是最普通、最基本的，也是應(yīng)用最廣泛的電子設(shè)備之一，幾乎所有的電參量的測(cè)量都需要用到信號(hào)發(fā)生器。傳統(tǒng)通信信號(hào)發(fā)生器信號(hào)的產(chǎn)生使用模擬方法，體積大、設(shè)備笨重、成本高、功耗大、可靠性差，且精度不高。為了避免傳統(tǒng)通信信號(hào)發(fā)生器的信號(hào)發(fā)生技術(shù)帶來(lái)的諸多不便同時(shí)隨著數(shù)字信號(hào)處理和集成電路技術(shù)的發(fā)展，DDS(直接數(shù)
3、字頻率合成DirectDigitalSynthesizer)技術(shù)被廣泛的應(yīng)用到信號(hào)發(fā)生器的發(fā)生和制作當(dāng)中?！?】但是，為了迎合大部分普通用戶(hù)以及適應(yīng)市場(chǎng)需求，絕大多數(shù)的DDS集成芯片只能產(chǎn)生傳統(tǒng)正弦波、矩形波、三角波等常用周期波形的信號(hào)發(fā)生器，并且利用DDS集成芯片來(lái)產(chǎn)生的信號(hào)具有系統(tǒng)不易擴(kuò)展、輸出信號(hào)的帶寬不易提高、成本高及可靠性低等缺點(diǎn)。FPGA(FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門(mén)陣列)器件具有高速、高可靠性和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)，已應(yīng)用于數(shù)字電路設(shè)計(jì)、微處理器系統(tǒng)、DSP、通
4、信及ASIC設(shè)計(jì)等不同的科技領(lǐng)域，因此利用FPGA設(shè)計(jì)信號(hào)發(fā)生器具有相當(dāng)高的優(yōu)越性和非常廣闊的應(yīng)用前景?；谝陨戏治?，本設(shè)計(jì)擬在DDS技術(shù)工作原理的基礎(chǔ)上，利用FPGA的靈活性（現(xiàn)場(chǎng)可編程）來(lái)實(shí)現(xiàn)信號(hào)發(fā)生器的產(chǎn)生。這種設(shè)計(jì)方法不僅可以輸出用戶(hù)需要的任意波形，同時(shí)可以通過(guò)更改信號(hào)發(fā)生器與計(jì)算機(jī)的通信接口來(lái)拓展端口地址空間，增加數(shù)據(jù)位數(shù)，提高頻率分辨率的精度，增加信號(hào)源輸出波形種類(lèi)等各方面性能指標(biāo)，而且該系統(tǒng)工作穩(wěn)定、可靠性高、成本低，并具有較好的參考與實(shí)用價(jià)值。2.fpga以硬件描述語(yǔ)言（Verilog或VHD
5、L）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過(guò)可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來(lái)，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)
6、計(jì)者而改變，所以FPGA可以完成所需要的邏輯功能。FPGA一般來(lái)說(shuō)比ASIC（專(zhuān)用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，但是功耗較低。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類(lèi)似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。3.maxplus2仿真軟件是Altera公司推出的的第三代PLD開(kāi)發(fā)
7、系統(tǒng)(Altera第四代PLD開(kāi)發(fā)系統(tǒng)被稱(chēng)為：Quartus，主要用于設(shè)計(jì)6萬(wàn)-100萬(wàn)門(mén)的大規(guī)模CPLD/FPGA).使用MAX+PLUSII的設(shè)計(jì)者不需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。設(shè)計(jì)者可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語(yǔ)言）建立設(shè)計(jì)，MAX+PLUSII把這些設(shè)計(jì)轉(zhuǎn)自動(dòng)換成最終所需的格式。其設(shè)計(jì)速度非?？?。對(duì)于一般幾千門(mén)的電路設(shè)計(jì)，使用MAX+PLUSII，從設(shè)計(jì)輸入到器件編程完畢，用戶(hù)拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)內(nèi)完成。特別是在原理圖輸入等方面，Maxplus
8、2被公認(rèn)為是最易使用，人機(jī)界面最友善的PLD開(kāi)發(fā)軟件，特別適合初學(xué)者使用。二．設(shè)計(jì)的目的、要求：本設(shè)計(jì)，在保證硬件電路功能的前提下，使電路模塊化以方便設(shè)計(jì)和管理。整個(gè)系統(tǒng)組成以FPGA芯片為核心，配以必要的外圍電路組成。外圍電路主要分為控制電路和數(shù)據(jù)處理電路兩部分，完成顯示信息以及控制波形數(shù)據(jù)的模塊輸出等功能。因此，針對(duì)以上問(wèn)題，本設(shè)計(jì)的工作擬包括以下幾個(gè)部分：1、選用FPGA集成芯片作為設(shè)計(jì)的主控
