資源描述:
《計(jì)算機(jī)組成原理組成樣卷b卷答案》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、由魅力杭電(www.hdubbs.com)收集整理組成樣卷B卷_答案?杭州電子科技大學(xué)學(xué)生考試卷(B)卷答案一.單項(xiàng)選擇題(20分,每題1分)1.D?????????????2.?????C???????????????3.?????C???????????????4.?????D???????????????5.?????C6.?D???????????????7.?????A???????????????8.?????D???????????????9.?????B???????????????10.???D11.B???????????????12.???D???
2、????????????13.???A???????????????14.???B???????????????15.???C16.C???????????????17.???B???????????????18.???A???????????????19.???A???????????????20.???D二.填空題(15分,每空1分)1.??控制器中有若干個(gè)專用寄存器,__IR_寄存器用來存放指令,??PC?用來指出指令地址。微程序控制器中微程序存放于??控存(CM)?。2.??半導(dǎo)體RAM通常分為SRAM和DRAM,主要區(qū)別在于:前者是用?雙穩(wěn)態(tài)觸發(fā)器??????
3、????????????來存儲(chǔ)信息的,而后者是用??極間電容??來存儲(chǔ)信息的,前者與后者相比,速度快,價(jià)格高。3.??從?主存?????取出一條指令并執(zhí)行完這條指令的時(shí)間,稱為指令周期。指令系統(tǒng)是指??????????一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合?????。4.??在微程序控制器中,指令譯碼器的作用是產(chǎn)生指令的微程序入口地址??????。5.??控制器由專用寄存器、指令譯碼器、?時(shí)序系統(tǒng)????、?操作控制器??????構(gòu)成,控制器的功能是?取指令???、?分析指令???、???執(zhí)行指令??、處理特殊請求和異常情況。6.??微指令的格式可以分為?水平型??微指令和?垂
4、直型??微指令,前者并行處理能力強(qiáng),但微指令字長??長??。三.計(jì)算題(18分)1.??(18分)設(shè)浮點(diǎn)數(shù)的格式為:階碼5位,包含一位符號位,尾數(shù)4位,包含一位符號位,階碼和尾數(shù)均用補(bǔ)碼表示,排列順序?yàn)椋弘A符(1位)階碼(4位)數(shù)符(1位)尾數(shù)(4位)則按上述浮點(diǎn)數(shù)的格式:①?(2分)若數(shù)Z的浮點(diǎn)數(shù)的16進(jìn)制形式為0ABH,求Z的十進(jìn)制的真值。[Z]浮=0,0101?0.1011?Z=0.1011×2+5=10110??Z=22②?(4分)若(X)10=15/32,(Y)10=-1.25,則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式。X=0.01111???X=0.1111×2-1
5、???【X】?。?,1111?0.1111Y=-1.01???Y=-0.1010×2+1???【Y】?。?,0001?1.0110③?(5分)求(要求用補(bǔ)碼計(jì)算,列出計(jì)算步驟)。由魅力杭電(www.hdubbs.com)收集整理????④?(7分)求[X*Y](要求階碼用補(bǔ)碼計(jì)算,尾數(shù)用補(bǔ)碼BOOTH算法計(jì)算,列出計(jì)算過程和算式)。?四.綜合設(shè)計(jì)題(47分)1.??(20分)某機(jī)字長8位,CPU地址總線16位,數(shù)據(jù)總線8位,存儲(chǔ)器按字節(jié)編址,CPU的控制信號線有:MREQ#(存儲(chǔ)器訪問請求,低電平有效),R/W#(讀寫控制,低電平為寫信號,高電平為讀信號)。試問:(1)
6、????????(2分)若該機(jī)主存采用16K×1位的DRAM芯片(內(nèi)部為128×128陣列)構(gòu)成最大主存空間,則共需?32??????個(gè)芯片。若采用異步刷新方式,單元刷新周期為2ms,則刷新信號的周期為?1/64?????ms。(2)????????(4分)若為該機(jī)配備1K×8位的Cache,每字塊4字節(jié),采用4路組相聯(lián)映象,則主存地址中字段塊內(nèi)地址??2?位,字段Cache組地址???6???位,字段高位標(biāo)記?8??位。若主存地址為1234H,則該地址映象到的Cache的第??12H????組。(3)????????(4分)若CPU執(zhí)行一段時(shí)間時(shí),Cache完成存取的
7、次數(shù)為2400次,主存完成的存取次數(shù)為100次,已知cache的存儲(chǔ)周期為20ns,主存的存儲(chǔ)周期為100ns。則Cache/主存系統(tǒng)的平均訪問時(shí)間為23.2或?24ns,Cache/主存系統(tǒng)的效率為86.2%或83.3%。(4)????????(10分)若用若干個(gè)8K×4位的SRAM芯片形成24K×8位的RAM存儲(chǔ)區(qū)域,起始地址為2000H,假設(shè)SRAM芯片有CS#(片選,低電平有效)和WE#(寫使能,低電平有效)信號控制端;試寫出RAM的地址范圍,并畫出SRAM與CPU的連接圖(請標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)