資源描述：
《基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計(jì)作者姓名胡桂彬?qū)W校導(dǎo)師姓名、職稱(chēng)企業(yè)導(dǎo)師姓名、職稱(chēng)申請(qǐng)學(xué)位類(lèi)別邢孟道教授岳小軍高工工程碩士學(xué)校代碼分類(lèi)號(hào)10701TN95學(xué)密號(hào)級(jí)1302121475公開(kāi)西安電子科技大學(xué)碩士學(xué)位論文基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計(jì)作者姓名：胡桂彬領(lǐng)域：電子與通信工程學(xué)位類(lèi)別：工程碩士學(xué)校導(dǎo)師姓名、職稱(chēng)：邢孟道教授企業(yè)導(dǎo)師姓名、職稱(chēng)：岳小軍高工學(xué)院：電子工程學(xué)院提交日期：2015年12月AParallelDesignBasedonHighPerformanceFPGAandMulti-coreDSPAthesissubmittedtoXIDIAN
2、UNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicsandCommunicationsEngineeringByHuGuibinSupervisor:XingMengdaoYueXiaojunDecember2015西安電子科技大學(xué)學(xué)位論文獨(dú)創(chuàng)性（或創(chuàng)新性）聲明秉承學(xué)校嚴(yán)謹(jǐn)?shù)膶W(xué)風(fēng)和優(yōu)良的科學(xué)道德，本人聲明所呈交的論文是我個(gè)人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝中所羅列的內(nèi)容以外，論文中不包含其他人已經(jīng)發(fā)表或撰寫(xiě)過(guò)的研究成果；也不包含為
3、獲得西安電子科技大學(xué)或其它教育機(jī)構(gòu)的學(xué)位或證書(shū)而使用過(guò)的材料。與我一同工作的同事對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明確的說(shuō)明并表示了謝意。學(xué)位論文若有不實(shí)之處，本人承擔(dān)一切法律責(zé)任。本人簽名：日期：西安電子科技大學(xué)關(guān)于論文使用授權(quán)的說(shuō)明本人完全了解西安電子科技大學(xué)有關(guān)保留和使用學(xué)位論文的規(guī)定，即：研究生在校攻讀學(xué)位期間論文工作的知識(shí)產(chǎn)權(quán)屬于西安電子科技大學(xué)。學(xué)校有權(quán)保留送交論文的復(fù)印件，允許查閱、借閱論文；學(xué)?？梢怨颊撐牡娜炕虿糠謨?nèi)容，允許采用影印、縮印或其它復(fù)制手段保存論文。同時(shí)本人保證，結(jié)合學(xué)位論文研究成果完成的論文、發(fā)明專(zhuān)利等成果，署名單位為西安電子科技大學(xué)。保密的學(xué)位
4、論文在年解密后適用本授權(quán)書(shū)。本人簽名：導(dǎo)師簽名：日期：日期：摘要摘要海量數(shù)據(jù)實(shí)時(shí)處理是當(dāng)今信號(hào)處理領(lǐng)域迫在眉睫的任務(wù)，對(duì)于雷達(dá)信號(hào)處理系統(tǒng)，大數(shù)據(jù)實(shí)時(shí)處理亦是重中之重。傳統(tǒng)雷達(dá)信號(hào)處理系統(tǒng)由于自身限制，已無(wú)法滿(mǎn)足越來(lái)越高的處理性能要求。本文對(duì)當(dāng)前并行處理軟硬件技術(shù)進(jìn)行剖析，設(shè)計(jì)一種基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡，并研究其并行性。本文首先綜合分析板卡在并行處理能力方面的具體需求，根據(jù)需求進(jìn)行主處理器芯片選型，選定TI公司最新多核DSPTMS320C6678與Xilinx公司Virtex-7系列高性能FPGAXC7VX690T，針對(duì)主處理器芯片提出板卡電源模塊、時(shí)鐘模塊
5、的具體設(shè)計(jì)以及相關(guān)外圍電路設(shè)計(jì)。其次，分析板卡處理器芯片間的并行性，探討與并行性密切相關(guān)的高速互聯(lián)技術(shù)SRIO、HyperLink和PCIe，通過(guò)并行數(shù)據(jù)流安排以及高速互聯(lián)技術(shù)實(shí)現(xiàn)處理器間并行設(shè)計(jì)。然后，介紹TMS320C6678及其多核同步機(jī)制，利用多核并行實(shí)現(xiàn)超長(zhǎng)點(diǎn)數(shù)FFT為例來(lái)探討TMS320C6678的多核并行編程技術(shù)。最后，介紹Xilinx公司全新高層次綜合工具VivadoHLS，分析其并行優(yōu)化策略，利用VivadoHLS可以將C、C++、SystemC等高級(jí)編程語(yǔ)言算法直接轉(zhuǎn)化為RTL級(jí)代碼并在FPGA上實(shí)現(xiàn)。本文完成基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡硬件設(shè)
6、計(jì)，并實(shí)現(xiàn)基于該板卡的軟件并行性分析。探討當(dāng)前主流的多核DSP并行編程技術(shù)，對(duì)超長(zhǎng)點(diǎn)數(shù)FFT實(shí)現(xiàn)結(jié)果以及多核DSP并行性能進(jìn)行分析。利用高層次綜合工具VivadoHLS實(shí)現(xiàn)對(duì)FPGA高效并行開(kāi)發(fā)，以一個(gè)FIR濾波器為例，通過(guò)并行優(yōu)化指令，使其運(yùn)算時(shí)間從186個(gè)時(shí)鐘周期提升到3個(gè)時(shí)鐘周期。關(guān)鍵詞：PFGA，DSP，HLS，并行論文類(lèi)型：應(yīng)用基礎(chǔ)技術(shù)類(lèi)I西安電子科技大學(xué)碩士學(xué)位論文IIABSTRACTABSTRACTMassdatareal-timeprocessingisanurgenttaskinsignalprocessingfield,anditisalsothemostimpo
7、rtantthinginradarsignalprocessingsystem.Traditionalradarsignalprocessingsystemhasbeenunabletomeetmoreandmorehighdemandsonperformance.Inviewofthissituation,aparallelprocessingboardbasedonhighperformanceFPGAandmulti-coreDSPhasbeende
