fpga數(shù)字秒表設計

《fpga數(shù)字秒表設計》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在行業(yè)資料-天天文庫。

1、基于EDA的數(shù)字秒表設計論文班級：11電信二班同組人員：孫興義20111060223張忠義20111060240基于EDA的數(shù)字秒表設計摘要：該設計是用于體育比賽的數(shù)字秒表,基于EDA在QuartusII9.0sp2軟件下應用VHDL語言編寫程序,采用ALTRA公司CycloneII系列的EP2C8Q208芯片進行了計算機仿真，并給出了相應的仿真結果。本設計有效的克服了傳統(tǒng)的數(shù)字秒表的缺點采用EDA技術采取自上而下的設計思路。繪制出了具體的邏輯電路，最后又通過硬件上對其進行調試和驗證。該電路能夠實現(xiàn)很

2、好的計時功能,計時精度高，最長計時時間可達一個小時。關鍵字：數(shù)字秒表；EDA；FPGA；VHDL；QuartusII1引言在科技高度發(fā)展的今天，集成電路和計算機應用得到了高速發(fā)展。尤其是計算機應用的發(fā)展。它在人們?nèi)粘Ｉ钜阎饾u嶄露頭角。大多數(shù)電子產(chǎn)品多是由計算機電路組成，如：手機、mp3等。而且將來的不久他們的身影將會更頻繁的出現(xiàn)在我們身邊。各種家用電器多會實現(xiàn)微電腦技術。電腦各部分在工作時多是一時間為基準的。本文就是基于計算機電路的時鐘脈沖信號、狀態(tài)控制等原理設計出的數(shù)字秒表[1]。秒表在很多領域充

3、當一個重要的角色。在各種比賽中對秒表的精確度要求很高，尤其是一些科學實驗。他們對時間精確度達到了幾納秒級別。2設計要求(1)能對0秒～59分59.99秒范圍進行計時，顯示最長時間是59分59秒；(2)計時精度達到0.01s；(3)設計復位開關和啟停開關，復位開關可以在任何情況下使用，使用以后計時器清零，并做好下一次計時的準備。設計由控制模塊、時基分頻模塊，計時模塊和顯示模塊四部分組成。各模塊實現(xiàn)秒表不同的功能3數(shù)字秒表設計的目的本次設計的目的就是在掌握EDA實驗開發(fā)系統(tǒng)的初步使用基礎上，了解EDA技術

4、，對計算機系統(tǒng)中時鐘控制系統(tǒng)進一步了解，掌握狀態(tài)機工作原理，同時了解計算機時鐘脈沖是怎么產(chǎn)生和工作的。在掌握所學的計算機組成與結構課程理論知識時。通過對數(shù)字秒表的設計，進行理論與實際的結合，提高與計算機有關設計能力，提高分析、解決計算機技術實際問題的能力。通過課程設計深入理解計算機結構與控制實現(xiàn)的技術，達到課程設計的目標。4系統(tǒng)設計框圖啟動/暫停計時計數(shù)掃描顯顯示位輸出控制器電路示電路顯示段輸出時基分頻器時鐘清零如上圖所示，計時控制器的作用是控制計時。計時控制器的輸入信號是啟動，暫停和清零。為符合慣例

5、，將啟動和暫停功能設置在同一個按鍵上，按一次是啟動，按第二次是暫停，按第三次是清零。所以計時控制器共有2個開關輸入信號，即啟動/暫停和清零信號。計時電路的輸入信號、計數(shù)允許，保持和清零信號，輸出為10Oms、1s和min的計時數(shù)據(jù)。時基分頻器是一個分頻器，產(chǎn)生100ms周期的脈沖．用于計時電路時鐘信號。顯示電路為動態(tài)掃描電路。用以顯示min、1s，100ms信號。5各模塊實現(xiàn)計時模塊的作用是針對計時過程進行控制。計時控制模塊可用倆個按鈕來完成秒表的啟動、停止和復位。時鐘分頻模塊的作用把輸入時鐘信號變?yōu)?/p>

6、分頻輸出信號。計時模塊執(zhí)行計時功能，計時方法和計算機一樣是對標準時鐘脈沖計數(shù)。它是由十進制計數(shù)器和六進制計數(shù)器構成，其中毫秒位、十毫秒位、秒位和分位采用十進制計數(shù)器，十秒位和十分位采用六進制計數(shù)器。計時顯示電路的作用是將計時值在LED數(shù)碼管上顯示出來。計時電路產(chǎn)生的值經(jīng)過BCD七段譯碼后，驅動LED數(shù)碼管。計時顯示電路的實現(xiàn)方案采用掃描顯示。6仿真演示7實驗結果演示5、程序(1)分頻模塊：modulefengpin(CLK,CLK1,CLK2);//輸入50MHz，輸出分頻到1HzinputCLK;o

7、utputCLK1,CLK2;regCLK1,CLK2;reg[24:0]counter1;//中間變量counter定義為寄存器型reg[24:0]counter2;parameterN1=500000;//50_000_000;parameterN2=2500;always@(posedgeCLK)begincounter1<=counter1+1'b1;//if(counter1==N1/2-1)beginCLK1<=~CLK1;counter1<=0;endcounter2<=counter2

8、+1'b1;//if(counter2==N2/2-1)beginCLK2<=~CLK2;counter2<=0;endendendmodule（2）六進制計數(shù)器：moduleCNT6(CLK,RST,EN,CQ,DOUT);inputCLK,EN,RST;output[3:0]DOUT;outputCQ;reg[3:0]Q1;regCQ;assignDOUT=Q1;always@(posedgeCLKornegedgeRST)beginif(!RST)