fpga數(shù)字秒表設(shè)計(jì)

《fpga數(shù)字秒表設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、基于EDA的數(shù)字秒表設(shè)計(jì)論文班級(jí)：11電信二班同組人員：孫興義20111060223張忠義20111060240基于EDA的數(shù)字秒表設(shè)計(jì)摘要：該設(shè)計(jì)是用于體育比賽的數(shù)字秒表,基于EDA在QuartusII9.0sp2軟件下應(yīng)用VHDL語(yǔ)言編寫程序,采用ALTRA公司CycloneII系列的EP2C8Q208芯片進(jìn)行了計(jì)算機(jī)仿真，并給出了相應(yīng)的仿真結(jié)果。本設(shè)計(jì)有效的克服了傳統(tǒng)的數(shù)字秒表的缺點(diǎn)采用EDA技術(shù)采取自上而下的設(shè)計(jì)思路。繪制出了具體的邏輯電路，最后又通過(guò)硬件上對(duì)其進(jìn)行調(diào)試和驗(yàn)證。該電路能夠?qū)崿F(xiàn)很

2、好的計(jì)時(shí)功能,計(jì)時(shí)精度高，最長(zhǎng)計(jì)時(shí)時(shí)間可達(dá)一個(gè)小時(shí)。關(guān)鍵字：數(shù)字秒表；EDA；FPGA；VHDL；QuartusII1引言在科技高度發(fā)展的今天，集成電路和計(jì)算機(jī)應(yīng)用得到了高速發(fā)展。尤其是計(jì)算機(jī)應(yīng)用的發(fā)展。它在人們?nèi)粘Ｉ钜阎饾u嶄露頭角。大多數(shù)電子產(chǎn)品多是由計(jì)算機(jī)電路組成，如：手機(jī)、mp3等。而且將來(lái)的不久他們的身影將會(huì)更頻繁的出現(xiàn)在我們身邊。各種家用電器多會(huì)實(shí)現(xiàn)微電腦技術(shù)。電腦各部分在工作時(shí)多是一時(shí)間為基準(zhǔn)的。本文就是基于計(jì)算機(jī)電路的時(shí)鐘脈沖信號(hào)、狀態(tài)控制等原理設(shè)計(jì)出的數(shù)字秒表[1]。秒表在很多領(lǐng)域充

3、當(dāng)一個(gè)重要的角色。在各種比賽中對(duì)秒表的精確度要求很高，尤其是一些科學(xué)實(shí)驗(yàn)。他們對(duì)時(shí)間精確度達(dá)到了幾納秒級(jí)別。2設(shè)計(jì)要求(1)能對(duì)0秒～59分59.99秒范圍進(jìn)行計(jì)時(shí)，顯示最長(zhǎng)時(shí)間是59分59秒；(2)計(jì)時(shí)精度達(dá)到0.01s；(3)設(shè)計(jì)復(fù)位開關(guān)和啟停開關(guān)，復(fù)位開關(guān)可以在任何情況下使用，使用以后計(jì)時(shí)器清零，并做好下一次計(jì)時(shí)的準(zhǔn)備。設(shè)計(jì)由控制模塊、時(shí)基分頻模塊，計(jì)時(shí)模塊和顯示模塊四部分組成。各模塊實(shí)現(xiàn)秒表不同的功能3數(shù)字秒表設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是在掌握EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的初步使用基礎(chǔ)上，了解EDA技術(shù)

4、，對(duì)計(jì)算機(jī)系統(tǒng)中時(shí)鐘控制系統(tǒng)進(jìn)一步了解，掌握狀態(tài)機(jī)工作原理，同時(shí)了解計(jì)算機(jī)時(shí)鐘脈沖是怎么產(chǎn)生和工作的。在掌握所學(xué)的計(jì)算機(jī)組成與結(jié)構(gòu)課程理論知識(shí)時(shí)。通過(guò)對(duì)數(shù)字秒表的設(shè)計(jì)，進(jìn)行理論與實(shí)際的結(jié)合，提高與計(jì)算機(jī)有關(guān)設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的能力。通過(guò)課程設(shè)計(jì)深入理解計(jì)算機(jī)結(jié)構(gòu)與控制實(shí)現(xiàn)的技術(shù)，達(dá)到課程設(shè)計(jì)的目標(biāo)。4系統(tǒng)設(shè)計(jì)框圖啟動(dòng)/暫停計(jì)時(shí)計(jì)數(shù)掃描顯顯示位輸出控制器電路示電路顯示段輸出時(shí)基分頻器時(shí)鐘清零如上圖所示，計(jì)時(shí)控制器的作用是控制計(jì)時(shí)。計(jì)時(shí)控制器的輸入信號(hào)是啟動(dòng)，暫停和清零。為符合慣例

5、，將啟動(dòng)和暫停功能設(shè)置在同一個(gè)按鍵上，按一次是啟動(dòng)，按第二次是暫停，按第三次是清零。所以計(jì)時(shí)控制器共有2個(gè)開關(guān)輸入信號(hào)，即啟動(dòng)/暫停和清零信號(hào)。計(jì)時(shí)電路的輸入信號(hào)、計(jì)數(shù)允許，保持和清零信號(hào)，輸出為10Oms、1s和min的計(jì)時(shí)數(shù)據(jù)。時(shí)基分頻器是一個(gè)分頻器，產(chǎn)生100ms周期的脈沖．用于計(jì)時(shí)電路時(shí)鐘信號(hào)。顯示電路為動(dòng)態(tài)掃描電路。用以顯示min、1s，100ms信號(hào)。5各模塊實(shí)現(xiàn)計(jì)時(shí)模塊的作用是針對(duì)計(jì)時(shí)過(guò)程進(jìn)行控制。計(jì)時(shí)控制模塊可用倆個(gè)按鈕來(lái)完成秒表的啟動(dòng)、停止和復(fù)位。時(shí)鐘分頻模塊的作用把輸入時(shí)鐘信號(hào)變?yōu)?/p>

6、分頻輸出信號(hào)。計(jì)時(shí)模塊執(zhí)行計(jì)時(shí)功能，計(jì)時(shí)方法和計(jì)算機(jī)一樣是對(duì)標(biāo)準(zhǔn)時(shí)鐘脈沖計(jì)數(shù)。它是由十進(jìn)制計(jì)數(shù)器和六進(jìn)制計(jì)數(shù)器構(gòu)成，其中毫秒位、十毫秒位、秒位和分位采用十進(jìn)制計(jì)數(shù)器，十秒位和十分位采用六進(jìn)制計(jì)數(shù)器。計(jì)時(shí)顯示電路的作用是將計(jì)時(shí)值在LED數(shù)碼管上顯示出來(lái)。計(jì)時(shí)電路產(chǎn)生的值經(jīng)過(guò)BCD七段譯碼后，驅(qū)動(dòng)LED數(shù)碼管。計(jì)時(shí)顯示電路的實(shí)現(xiàn)方案采用掃描顯示。6仿真演示7實(shí)驗(yàn)結(jié)果演示5、程序(1)分頻模塊：modulefengpin(CLK,CLK1,CLK2);//輸入50MHz，輸出分頻到1HzinputCLK;o

7、utputCLK1,CLK2;regCLK1,CLK2;reg[24:0]counter1;//中間變量counter定義為寄存器型reg[24:0]counter2;parameterN1=500000;//50_000_000;parameterN2=2500;always@(posedgeCLK)begincounter1<=counter1+1'b1;//if(counter1==N1/2-1)beginCLK1<=~CLK1;counter1<=0;endcounter2<=counter2

8、+1'b1;//if(counter2==N2/2-1)beginCLK2<=~CLK2;counter2<=0;endendendmodule（2）六進(jìn)制計(jì)數(shù)器：moduleCNT6(CLK,RST,EN,CQ,DOUT);inputCLK,EN,RST;output[3:0]DOUT;outputCQ;reg[3:0]Q1;regCQ;assignDOUT=Q1;always@(posedgeCLKornegedgeRST)beginif(!RST)