資源描述：
《aes和md5混合加密算法的硬件實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、隸初大·璺碩士學(xué)位論文AES和MD5混合加密算法的硬件實現(xiàn)研究生姓名：星縫導(dǎo)師姓名：韭苴麴援IIIIIIIIIIIIIIlY1761834HardwareImplementionofAESandMD5HybridEncryptionAlgorithmAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYLuoFeng—SupervisedbyProf．ZhangMengSchoolofElectronicScienceandEngineeringSoutheastUniver
2、sityMarch20lO東南大學(xué)學(xué)位論文獨創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是我個人在導(dǎo)師指導(dǎo)下進行的研究工作及取得的研究成果。盡我所知，除了文中特別加以標注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得東南人學(xué)或其它教育機構(gòu)的學(xué)位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻均已在論文中作了明確的說明并表示了謝意。研究生簽名：牛眥珥刪東南大學(xué)學(xué)位論文使用授權(quán)聲明東南人學(xué)、中國科學(xué)技術(shù)信息研究所、國家圖書館有權(quán)保留本人所送交學(xué)位論文的復(fù)印件和電子文檔，可以采用影印、縮印或其他復(fù)制手段保存論文。本人電子文檔的內(nèi)容和紙質(zhì)論文的內(nèi)容相一致。
3、除在保密期內(nèi)的保密論文外，允許論文被查閱和借閱，可以公布(包括以電子信息形式刊登)論文的全部內(nèi)容或中、英文摘要等部分內(nèi)容。論文的公布(包括以電子信息形式刊登)授權(quán)東南大學(xué)研究生院辦理。?躲普新躲蜥摘要摘要隨著手機理財與支付等手機新業(yè)務(wù)不斷擴張，新一代智能手機大多采用具有硬什加密功能的SoC芯片作為主處理芯片；新一代硬盤和移動硬盤，很多都采用硬加密技術(shù)對數(shù)據(jù)信息進行加密；有些無線傳感網(wǎng)絡(luò)的基帶處理芯片內(nèi)也集成了硬件加密模塊。硬件加密技術(shù)已廣泛應(yīng)用丁日常生活中，并具有十分重要的作用。論文首先在技術(shù)調(diào)研基礎(chǔ)上確定了基-j=AES和MD5算法加密加速器的基本結(jié)構(gòu)。然后，采用非流水線結(jié)構(gòu)完
4、成支持ECB、CBC、CFB、OFB、CTR五種工作模式的AES模塊RTL級設(shè)計；采用非流水線結(jié)構(gòu)完成MD5模塊的RTL級設(shè)計；采用BBS算法完成硬件隨機數(shù)生成器的RTL級設(shè)計，BBS算法的“平方”和“?！边\算使用等效算法由加法和移位實現(xiàn)。最后，為了將加密加速器集成到自主研發(fā)的SoC芯片中，還完成了AHB總線主設(shè)備接口和AHB總線從設(shè)備接口的RTL級設(shè)計。在完成RTL級設(shè)計后，采用ModelSim對加密加速器進行模塊級仿真，采用VCS對其進行系統(tǒng)級仿真；采用Synplify對設(shè)計進行綜合；采用QuartuslI對設(shè)計進行布局布線和時序分析；使用Quartusll通過USB下載線將
5、鏡像文件燒錄到FPGA開發(fā)板上，配合ARM公司的RVDS調(diào)試工具完成FPGA驗證。實驗結(jié)果表明AES模塊數(shù)據(jù)吞吐率達到1．95Gbit／s，MD5模塊數(shù)據(jù)吞吐率達到1．08Gbi佻，已滿足SoC芯片商業(yè)應(yīng)用需求。關(guān)鍵詞：加密加速器，AES加密算法，MD5加密算法，BBS算法，系統(tǒng)芯片AbstractWiththeexpansionofmobilephoneservicessuchasmobilephonebanking，mobilephonepayment．etc．mostofthenewgeneratedsmartphonesadopttheSoCchipwhichinterg
6、ratesthehardwareencryptionacceleratorasthemainprocessor．Thehardware—encryptedmodulesarealsoappliedonHardDiskandwirelesssensornetworks．Sothehardwareencryptiontechnologyhasbeenwidelyusedindailylife．First，thisthesisdeterminesthestructureoftheencryptionacceleratorbasedonAESandMD5encryptionalgorit
7、hmsthroughtechnologyresearch．Then．theAESmoduleisdesignedwithnon．pipelinestructurewhichsupportsfiveoperatingmodesasfollows：ECB，CBC，CFB。OFBandCTR．TheMD5moduleisdesignedwithnon·pipelinestructure．Thebuilt-inhardwarerandomnumbergeneratorisdesigned
