EDA彩燈循環(huán)課程設(shè)計(jì)

《EDA彩燈循環(huán)課程設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、燕山大學(xué)課程設(shè)計(jì)說(shuō)明書引言數(shù)字電路主要是基于兩個(gè)信號(hào)（我們可以簡(jiǎn)單的說(shuō)是有電壓和無(wú)電壓），用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路我們稱之為數(shù)字電路，它具有邏輯運(yùn)算和邏輯處理等功能，數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。1EDA簡(jiǎn)介EDA（ElectronicsDesignAutomation）技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展應(yīng)運(yùn)而生的一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化工具。它是為解決自動(dòng)控制系統(tǒng)設(shè)計(jì)而提出的，從70年代經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)（CAD），計(jì)算機(jī)輔助工程（CAE），電子系統(tǒng)設(shè)計(jì)自動(dòng)化（ESDA）3個(gè)階段。前兩個(gè)階段的EDA產(chǎn)品都只

2、是個(gè)別或部分的解決了電子產(chǎn)品設(shè)計(jì)中的工程問(wèn)題；第三代EDA工具根據(jù)工程設(shè)計(jì)中的瓶頸和矛盾對(duì)設(shè)計(jì)數(shù)據(jù)庫(kù)實(shí)現(xiàn)了統(tǒng)一管理，并提出了并行設(shè)計(jì)環(huán)境概念，提供了獨(dú)立于工藝和廠家的系統(tǒng)級(jí)的設(shè)計(jì)工具。EDA關(guān)鍵技術(shù)之一就是采用硬件描述語(yǔ)言對(duì)硬件電路進(jìn)行描述，且具有系統(tǒng)級(jí)仿真和綜合能力。目前應(yīng)用比較廣泛的硬件描述語(yǔ)言就是VerilogHDL。2VerilogHDL簡(jiǎn)介VerilogHDL和VHDL一樣，是目前大規(guī)模集成電路設(shè)計(jì)中最具代表性、使用最廣泛的硬件描述語(yǔ)言之一。VerilogHDL具有如下特點(diǎn)：（1）能夠在不同的抽象層次上，如系統(tǒng)級(jí)、行為級(jí)、RTL級(jí)、門級(jí)和開關(guān)級(jí)，對(duì)設(shè)計(jì)系統(tǒng)

3、進(jìn)行精確而簡(jiǎn)練的描述。（2）能夠在每個(gè)抽象層次的描述上對(duì)設(shè)計(jì)進(jìn)行仿真驗(yàn)證，及時(shí)發(fā)現(xiàn)及時(shí)發(fā)現(xiàn)可能存在的錯(cuò)誤，縮短設(shè)計(jì)周期，并保存整個(gè)設(shè)計(jì)過(guò)程的正確性。（3）由于代碼描述與工藝過(guò)程實(shí)現(xiàn)無(wú)關(guān)，便于設(shè)計(jì)標(biāo)準(zhǔn)化，提高設(shè)計(jì)的可重用性。如國(guó)有C語(yǔ)言的編程基礎(chǔ)經(jīng)驗(yàn)，只需很短的時(shí)間就能學(xué)會(huì)和掌握VerilogHDL，因此，VerilogHDL可以作為學(xué)習(xí)HDL設(shè)計(jì)方法的入門和基礎(chǔ)。共15頁(yè)第15頁(yè)燕山大學(xué)課程設(shè)計(jì)說(shuō)明書第1章設(shè)計(jì)說(shuō)明1.1設(shè)計(jì)思路本設(shè)計(jì)名稱為彩色信號(hào)燈控制，要實(shí)現(xiàn)的基本功能為三乘三列的彩色信號(hào)燈LED9至LED17依次亮滅至10次，同時(shí)用數(shù)碼管顯示循環(huán)的次數(shù)，當(dāng)循環(huán)到

4、十次時(shí)點(diǎn)陣顯示字母V，且循環(huán)停止，彩燈亮滅的顯示間隔設(shè)為0.5秒或1秒。故為實(shí)現(xiàn)此設(shè)計(jì)我采用了三個(gè)時(shí)鐘頻率，兩個(gè)低頻頻率CLK1、CLK2用以控制彩燈亮滅的時(shí)間間隔，同時(shí)通過(guò)輸入的數(shù)字開關(guān)信號(hào)SWITCH選擇CLK1或CLK2,以控制彩燈顯示時(shí)間間隔的大小，CLK3設(shè)為1024HZ的中頻頻率，用以控制點(diǎn)陣顯示的行列掃描及動(dòng)態(tài)數(shù)碼管顯示掃描。當(dāng)switch開關(guān)信號(hào)選擇顯示頻率后，按照任務(wù)書要求LED燈的14個(gè)狀態(tài)開始循環(huán)，循環(huán)一次中間變量COUT計(jì)數(shù)1，同時(shí)使CLK3高頻信號(hào)掃描點(diǎn)陣顯示及數(shù)碼管顯示，控制當(dāng)COUT計(jì)數(shù)為十時(shí)，點(diǎn)陣顯示字母V，在計(jì)數(shù)的同時(shí)通過(guò)COUT同

5、時(shí)控制兩位動(dòng)態(tài)數(shù)碼管顯示循環(huán)的次數(shù)即輸出動(dòng)態(tài)數(shù)碼管段選信號(hào)，并且輸出數(shù)碼管位選信號(hào)控制十位數(shù)及個(gè)位數(shù)的分別顯示。1.2模塊介紹本次設(shè)計(jì)值采用了一個(gè)模塊來(lái)實(shí)現(xiàn)設(shè)計(jì)要求。在模塊里先是定義個(gè)輸入輸出變量，及中間變量，其中F為L(zhǎng)ED燈顯示信號(hào)，Q為動(dòng)態(tài)數(shù)碼管段顯示信號(hào)，row為點(diǎn)陣顯示行信號(hào)，liner為點(diǎn)陣顯示列信號(hào)ss0為動(dòng)態(tài)數(shù)碼管段位顯示信號(hào)，cout中間變量為循環(huán)計(jì)數(shù)定義，ge中間變量為個(gè)位數(shù)碼管顯示值，shi中間變量為十位數(shù)碼管顯示值。在本模塊中，共用了三個(gè)always句塊來(lái)實(shí)現(xiàn)所要求的的基本功能，首先通過(guò)assign語(yǔ)句，給中間變量clk賦值，使switch為高

6、電平時(shí)，clk為clk1，當(dāng)switch為低電平時(shí)，clk為clk2,然后在第一個(gè)always句塊中，使clk為其敏感信號(hào)，在該句塊內(nèi)先通過(guò)中間變量a，及case語(yǔ)句實(shí)現(xiàn)LED燈14個(gè)狀態(tài)的循環(huán)，且循環(huán)一次循環(huán)計(jì)數(shù)中間變量cout增一，同時(shí)將cout賦值給個(gè)位數(shù)碼管顯示值ge，當(dāng)cout增至十時(shí)，給十位數(shù)碼管顯示值shi賦值1，同時(shí)使a等于15，在case語(yǔ)句中執(zhí)行default語(yǔ)句，使LED燈全部熄滅，循環(huán)結(jié)束，在第二個(gè)always句塊中以1024HZ的clk3為敏感信號(hào)，當(dāng)cout為10時(shí)，通過(guò)中間變量b執(zhí)行case語(yǔ)句，輸出點(diǎn)陣行列信號(hào)的4個(gè)狀態(tài)，使點(diǎn)陣顯示字

7、母V。在第三個(gè)always句塊內(nèi)，以shi及ge為敏感信號(hào)，在句塊內(nèi)部使當(dāng)clk3為高電平時(shí)，輸出位選信號(hào)ss0為1，選數(shù)碼管DS7A用以顯示循環(huán)的個(gè)位數(shù)，然后通過(guò)ge執(zhí)行case語(yǔ)句，輸出個(gè)位數(shù)的段選信號(hào)。然后使clk3為低電平時(shí)，輸出位選信號(hào)ss0為0，選數(shù)碼管DS78用以顯示循環(huán)的十位數(shù)，再通過(guò)shi執(zhí)行case語(yǔ)句，輸出十位數(shù)的段選信號(hào)。1.3真值表共15頁(yè)第15頁(yè)燕山大學(xué)課程設(shè)計(jì)說(shuō)明書a)計(jì)數(shù)器1中計(jì)數(shù)值COUT與SHI和GE位的對(duì)應(yīng)關(guān)系：COUTSHI3SHI2SHI1SHI0GE3GE2GE1GE00000000001000000012000000