資源描述:
《SDRAM布線規(guī)則及技巧.docx》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。
1、SDRAM布線規(guī)則及技巧 一:sdram布線技巧 1、不管在外面還是在內(nèi)部都可以,內(nèi)外走線都是需要打孔的。只要表層信號(hào)緊臨地平面就不用怕干擾,但要注意外表面空氣介電常數(shù)不如隔絕空氣的內(nèi)部穩(wěn)定,在一些濕度,溫差大的地方的設(shè)備最好走內(nèi)部,外部走地層,不過(guò)這樣成本高。 2、目的是滿足建立保持時(shí)間,同頻同相,采樣正確。SDram是公共時(shí)鐘模式,只關(guān)心建立時(shí)間,不關(guān)心保持時(shí)間。這些時(shí)間和各段飛行時(shí)間,經(jīng)過(guò)個(gè)門電路延時(shí),clockskew,jitter,cycle等有關(guān),需要按照公式精確計(jì)算。算出各種參數(shù)后下規(guī)則,讓EDA軟件輔助設(shè)計(jì)。選出最長(zhǎng)的一根線,
2、不需要計(jì)算什么,只要與之等長(zhǎng)即可。有些軟件能自己算,有些只能自己一段段計(jì)算,可以編程讓EXCEL表格對(duì)某種格式的報(bào)告文件自動(dòng)求和,也算半自動(dòng)了。應(yīng)該不是很準(zhǔn)。 二:布線規(guī)則 對(duì)于很多不知所措,找不到切入點(diǎn)的新人,我要告訴大家,其實(shí)高速硬件設(shè)計(jì)的主要任務(wù)就是與干擾做斗爭(zhēng),內(nèi)存布線也不例外??梢赃@樣考慮:內(nèi)存是做什么用的呢?是用來(lái)存儲(chǔ)數(shù)據(jù)的,寫入1讀出1,寫入0讀出0,即保證數(shù)據(jù)訪問(wèn)正確。那么,在什么情況會(huì)導(dǎo)致數(shù)據(jù)訪問(wèn)錯(cuò)誤呢???1、判決錯(cuò)誤,0判成1,1判成0??赡軈⒖茧娖讲粶?zhǔn)(為什么不準(zhǔn)?信號(hào)線內(nèi)阻造成的壓降),也可能是加性干擾,或者阻抗不匹配
3、引起信號(hào)畸變。??2、時(shí)序錯(cuò)誤,不滿足建立/保持時(shí)間,或者采樣點(diǎn)相位錯(cuò)誤,不在有效信號(hào)位置上。觸發(fā)器需要維持一段時(shí)間的能量供給才能正常工作,這個(gè)時(shí)間就是建立/保持時(shí)間。??3.那么只要解決好這兩個(gè)問(wèn)題,保證內(nèi)存正確訪問(wèn),你的內(nèi)存電路就設(shè)計(jì)成功了。??4.有了這個(gè)指導(dǎo)思想,內(nèi)存布線就可以按部就班地完成。不過(guò),不同的RAM類型,雖然目標(biāo)都是避免判決和時(shí)序錯(cuò)誤,但實(shí)現(xiàn)方法因工作模式不同而有較大差異。??5.高速系統(tǒng)一般采用低壓信號(hào),電壓低,擺幅小,容易提高速度,降低功耗,但這給布線帶來(lái)了困難,因?yàn)榈蛪盒盘?hào)功率受信號(hào)線內(nèi)阻影響大,是電壓平方關(guān)系,所以要盡量
4、減少內(nèi)阻,比如使用電平面,多打孔,縮短走線距離,高壓傳輸在終點(diǎn)用電阻分壓出較低電壓的信號(hào)等。SDRAM、DDR-I、DDR-II、DDR-III信號(hào)電壓一個(gè)比一個(gè)低,越來(lái)越不容易做穩(wěn)定。電源供給也要注意,如果能量供給不足,內(nèi)存不會(huì)穩(wěn)定工作。 下面先介紹一下時(shí)鐘同步電路的類型,然后分析具體芯片的類型。源同步就是指時(shí)鐘選通信號(hào)clk伴隨發(fā)送數(shù)據(jù)一起由驅(qū)動(dòng)芯片發(fā)送。公共時(shí)鐘同步是指在數(shù)據(jù)的傳輸過(guò)程中,總線上的驅(qū)動(dòng)端和接收端共享同一個(gè)時(shí)鐘源,在同一個(gè)時(shí)鐘緩沖器(clockbuffer)發(fā)出同相時(shí)鐘的作用下,完成數(shù)據(jù)的發(fā)送和接收。??公共時(shí)鐘同步,將同一個(gè)
5、時(shí)鐘信號(hào)用時(shí)鐘分配器分成2路,一路接發(fā)送器,一路接接收器。在時(shí)鐘上升沿發(fā)送數(shù)據(jù),在下一個(gè)周期的上升沿采樣接收。速率在200-300MHZ以下。源同步是時(shí)鐘和數(shù)據(jù)一起發(fā)送,時(shí)鐘稍稍滯后發(fā)送,傳輸速率主要由數(shù)據(jù)和時(shí)鐘信號(hào)間的時(shí)差決定。因此速率快。公共時(shí)鐘同步電路走線長(zhǎng)度有最大值len<=,源同步電路走線長(zhǎng)度有最小值<=len???經(jīng)??吹健暗乳L(zhǎng)布線”,其實(shí),等長(zhǎng)不是目的,真正的目的是滿足建立保持時(shí)間,同頻同相,采樣正確。等長(zhǎng)只不過(guò)可以最簡(jiǎn)單地實(shí)現(xiàn)這個(gè)目的罷了。要定量分析線長(zhǎng),必須按照時(shí)鐘模型公式計(jì)算。時(shí)鐘同步電路的類型在后面有簡(jiǎn)單介紹,這里只要知道SD
6、RAM是公共時(shí)鐘同步,DDR是源同步就可以了。??SDRAM是公共時(shí)鐘同步模式,只關(guān)心建立時(shí)間,不關(guān)心保持時(shí)間。這些時(shí)間和各段飛行時(shí)間,經(jīng)過(guò)各個(gè)門電路延時(shí),clockskew,jitter,cycle等有關(guān),需要按照公式精確計(jì)算。算出各種參數(shù)后下規(guī)則,讓EDA軟件輔助設(shè)計(jì)。選出最長(zhǎng)的一根線,不需要計(jì)算什么,只要與之等長(zhǎng)即可。有些軟件能自己算,有些只能自己一段段計(jì)算,可以編程讓EXCEL表格對(duì)某種格式的報(bào)告文件自動(dòng)求和,也算半自動(dòng)化了。??DDR的所有信號(hào)都要加匹配,不論多復(fù)雜,為了穩(wěn)定性。始端匹配串接一個(gè)22/33歐電阻即可,終端匹配分為AC匹配和
7、DC匹配,阻容可以對(duì)噪點(diǎn)抑制,戴維寧電路可以提供高壓輸電,使參考電平更準(zhǔn)確,雖然直流功耗大,但比單個(gè)50歐功耗小。???CPU和DDR都是高速器件,DDR熱量高,應(yīng)遠(yuǎn)離。而且DDR是源同步時(shí)鐘模式,對(duì)保持時(shí)間有要求,不是線越短越好,有最小距離要求。保證時(shí)鐘穩(wěn)定,同頻同相,冗余大即可。???有時(shí),信號(hào)線有交叉的情況,此時(shí),可以在PCB里調(diào)線,再反標(biāo)回去,因?yàn)镽AM的各個(gè)數(shù)據(jù)線不需要一一對(duì)應(yīng),只要有地方存儲(chǔ)bit就可以了。注意:刷新線A10不能調(diào),需要讀取RAMID時(shí)也不能調(diào)整。???評(píng)價(jià)設(shè)計(jì)的好壞要看Margin(冗余),setuptimemargi
8、n和holdtimemargin,SDRAM/DDR工作沒(méi)問(wèn)題并不意味著margin小,也許在實(shí)驗(yàn)室可以正常工作,可一到現(xiàn)