資源描述：
《SDRAM及DDR1、DDR2原理簡(jiǎn)介及設(shè)計(jì)規(guī)則_20150727》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、0SDRAM及DDR1、DDR2原理簡(jiǎn)介及設(shè)計(jì)規(guī)則部門：技術(shù)部姓名：司家生日期：2015/07/271內(nèi)容?概述?SDRAM簡(jiǎn)介及設(shè)計(jì)規(guī)則?DDR1簡(jiǎn)介及設(shè)計(jì)規(guī)則?DDR2簡(jiǎn)介及設(shè)計(jì)規(guī)則?總結(jié)2概述?Memory収展從最初的SDRAM到DDR、DDR2、DDR3再到新興的DDR4，都不SDRAM有著密切的聯(lián)系。?SDRAM:SynchronousDynamicRandomAccessMemory,同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。?同步(Synchronous)是指其總線工作在同步時(shí)序的方式下，總線時(shí)鐘以CPU時(shí)鐘頻率為基準(zhǔn)。?動(dòng)態(tài)(Dynamic)是指存儲(chǔ)陣列需要丌斷的刷新來保證數(shù)據(jù)丌
2、丟失。?隨機(jī)(Access)是指數(shù)據(jù)丌是線性一次順序存儲(chǔ)的，而是自由指定地址進(jìn)行數(shù)據(jù)的讀寫。?DDRSDRAM:DoubleDateRateSDRAM，即雙倍數(shù)據(jù)速率的SDRAM，俗稱內(nèi)存。3DDR4-1600SDRAM到DDR3的演變DDR4-1866DDR4-2133DDR4-2400DDR3-800DDR4-2666DDR3-1066DDR4-3200DDR3-1333DDR3-1600DDR3-1866DDR2-400DDR3-2133DDR4DDR2-533DDR2-667DDR2-800DDR3DDR2-1066DDR-200DDR-266SDRAM-66DDR
3、-333SDRAM-100DDR-400DDR2SDRAM-133SDRAM-166SDRAM-183DDRSDRAM-200SDRAM輸入輸出電壓:3.3V=>2.5V=>1.8V=>1.5V=>1.2V單根數(shù)據(jù)傳輸速率:133Mbps=>400Mbps=>800Mbps=>2133Mbps=>3200MbpsSDRAM到DDR3的演變SDRAM到DDR3的演變6內(nèi)容?概述?SDRAM簡(jiǎn)介及設(shè)計(jì)規(guī)則?DDR1簡(jiǎn)介及設(shè)計(jì)規(guī)則?DDR2簡(jiǎn)介及設(shè)計(jì)規(guī)則?總結(jié)SDRAM內(nèi)部結(jié)構(gòu)?信號(hào)名稱不實(shí)際封裝CLK為單端信號(hào)DataMask為DQM8SDRAM信號(hào)定義?CLK：Clock，時(shí)
4、鐘信號(hào)，SDRAM所有信號(hào)都依靠CLK上升沿進(jìn)行判定?CLKisdrivenbythesystemclock.AllSDRAMinputsignalsaresampledonthepositiveedgeofCLK.?CKE：Clockenable，時(shí)鐘使能信號(hào)，高電平則時(shí)鐘有效，低電平則時(shí)鐘無效。?CKEactivates(HIGH)anddeactivates(LOW)theCLKsignal.?CS#：Chipselect，片選信號(hào)，低電平時(shí)則該信號(hào)連接芯片有效，反之無效?CS#enables(registeredLOW)anddisables(registeredH
5、IGH)thecommanddecoder.?CAS#,RAS#,WE#：Commandinputs，命令信號(hào)，均為低電平有效?RAS#,CAS#,andWE#(alongwithCS#)definethecommandbeingentered.?BA[1:0]：Bankaddressinput，Bank地址?BA[1:0]definetowhichbanktheACTIVE,READ,WRITE,orPRECHARGEcommandisbeingapplied.?A[10:0]：Addressinputs，地址信號(hào)，行/列地址共用?A[10:0]aresampleddur
6、ingtheACTIVEcommand(rowaddressA[10:0])andREADorWRITEcommand(columnaddressA[7:0]withA10definingautoprecharge)toselectonelocationoutofthememoryarrayintherespectivebank.A10issampledduringaPRECHARGEcommandtodetermineifallbanksaretobeprecharged(A10HIGH)orbankselectedbyBA[1:0](LOW).9SDRAM信號(hào)定義?DQ
7、M：Input/outputmask，輸入輸出數(shù)據(jù)掩碼，可以掩掉部分未用數(shù)據(jù)?DQMissampledHIGHandisaninputmasksignalforwriteaccessesandanoutputenablesignalforreadaccesses.InputdataismaskedduringaWRITEcycle.TheoutputbuffersareplacedinaHigh-Zstate(two-clocklatency)duringaREADcycle.DQM0correspondstoDQ
