eda設(shè)計(jì)電子琴設(shè)計(jì)

《eda設(shè)計(jì)電子琴設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、湖南人文科技學(xué)院課程設(shè)計(jì)報(bào)告課程名稱(chēng)：EDA技術(shù)與VHDL設(shè)計(jì)題目：簡(jiǎn)易電子琴系別：通信與控制工程系專(zhuān)業(yè)：電子信息工程班級(jí)：2010級(jí)1班學(xué)生姓名:劉濱蔣卓學(xué)號(hào):1040912110409123起止日期:2013年6月13日~2013年6月27日指導(dǎo)教師:田漢平岳舟教研室主任：侯海良指導(dǎo)教師評(píng)語(yǔ)：指導(dǎo)教師簽名：年月日成績(jī)?cè)u(píng)定項(xiàng)目權(quán)重成績(jī)劉濱蔣卓1、設(shè)計(jì)過(guò)程中出勤、學(xué)習(xí)態(tài)度等方面0.22、課程設(shè)計(jì)質(zhì)量與答辯0.53、設(shè)計(jì)報(bào)告書(shū)寫(xiě)及圖紙規(guī)范程度0.3總成績(jī)教研室審核意見(jiàn)：教研室主任簽字：年月日教學(xué)系審核意見(jiàn)：主任

2、簽字：年月日摘要本系統(tǒng)是采用EDA技術(shù)設(shè)計(jì)的一個(gè)簡(jiǎn)易的八音符電子琴，該系統(tǒng)基于計(jì)算機(jī)中時(shí)鐘分頻器的原理，采用自頂向下的設(shè)計(jì)方法來(lái)實(shí)現(xiàn)，它可以通過(guò)按鍵輸入來(lái)控制音響。系統(tǒng)由頻率選擇模塊、分頻模塊和揚(yáng)聲器輸出模塊三個(gè)部分組成。系統(tǒng)實(shí)現(xiàn)是用硬件描述語(yǔ)言VHDL按模塊化方式進(jìn)行設(shè)計(jì)，然后進(jìn)行編程、時(shí)序仿真、整合。本系統(tǒng)功能比較齊全，有一定的使用價(jià)值。關(guān)鍵詞：電子琴；EDA；VHDL目錄·課程設(shè)計(jì)的目的1·設(shè)計(jì)要求1·開(kāi)發(fā)工具簡(jiǎn)介1（1）EDA技術(shù)1（2）硬件描述語(yǔ)言—VHDL21、方案論證與對(duì)比41.1方案一41.2

3、方案二41.3方案三42、各功能塊電路及工作原理62.1實(shí)體部分62.2節(jié)拍顯示62.3頻率選擇模塊62.4分頻模塊72.5揚(yáng)聲器輸出模塊82.6波形仿真83、心得與總結(jié)104、參考文獻(xiàn)115、附錄12簡(jiǎn)易電子琴設(shè)計(jì)·課程設(shè)計(jì)的目的鞏固和運(yùn)用所學(xué)課程，理論聯(lián)系實(shí)際，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力，通過(guò)對(duì)一個(gè)簡(jiǎn)易的八音符電子琴的設(shè)計(jì)，進(jìn)一步加深對(duì)計(jì)算機(jī)原理以及數(shù)字電路應(yīng)用技術(shù)方面的了解與認(rèn)識(shí)，進(jìn)一步熟悉數(shù)字電路系統(tǒng)設(shè)計(jì)、制作與調(diào)試的方法和步驟。鞏固所學(xué)課堂知識(shí)，理論聯(lián)系實(shí)際，提高分析、解決計(jì)算機(jī)

4、技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。為了進(jìn)一步了解計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)，深入學(xué)習(xí)EDA技術(shù)，用VHDL語(yǔ)言去控制將會(huì)使我們對(duì)本專(zhuān)業(yè)知識(shí)可以更好地掌握。·設(shè)計(jì)要求1)設(shè)計(jì)一個(gè)簡(jiǎn)易電子琴；2)利用實(shí)驗(yàn)箱的脈沖源產(chǎn)生1，2，3，。。。共7個(gè)或14個(gè)音階信號(hào)；3)用指示燈顯示節(jié)拍；4)*能產(chǎn)生顫音效果?！ら_(kāi)發(fā)工具簡(jiǎn)介（1）EDA技術(shù)EDA是電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation）縮寫(xiě)，是90年代初從CAD（計(jì)算機(jī)輔助設(shè)計(jì)）、CAM（計(jì)算機(jī)輔助制造）、CAT（計(jì)算機(jī)輔助測(cè)試）和CAE（計(jì)算機(jī)輔

5、助工程）的概念發(fā)展而來(lái)的。EDA技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語(yǔ)言HDL（HardwareDescription14language）完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局布線、仿真以及對(duì)于特定目標(biāo)芯片的適配編譯和編程下載等工作。典型的EDA工具中必須包含兩個(gè)特殊的軟件包，即綜合器和適配器。綜合器的功能就是將設(shè)計(jì)者在EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形描述，針對(duì)給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實(shí)現(xiàn)功能的描述文件。綜合器在工作前

6、，必須給定所要實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用一定的方式聯(lián)系起來(lái)。也就是說(shuō)，綜合器是軟件描述與硬件實(shí)現(xiàn)的一座橋梁。綜合過(guò)程就是將電路的高級(jí)語(yǔ)言描述轉(zhuǎn)換低級(jí)的、可與目標(biāo)器件FPGA/CPLD相映射的網(wǎng)表文件。　　適配器的功能是將由綜合器產(chǎn)生的王表文件配置與指定的目標(biāo)器件中，產(chǎn)生最終的下載文件，如JED文件。適配所選定的目標(biāo)器件（FPGA/CPLD芯片）必須屬于在綜合器中已指定的目標(biāo)器件系列。　　硬件描述語(yǔ)言HDL是相對(duì)于一般的計(jì)算機(jī)軟件語(yǔ)言，如：C、PASCAL而言的。HDL語(yǔ)言使用

7、與設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，它能描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。設(shè)計(jì)者可利用HDL程序來(lái)描述所希望的電路系統(tǒng)，規(guī)定器件結(jié)構(gòu)特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD內(nèi)部結(jié)構(gòu)，并實(shí)現(xiàn)相應(yīng)邏輯功能的的門(mén)級(jí)或更底層的結(jié)構(gòu)網(wǎng)表文件或下載文件。目前，就FPGA/CPLD開(kāi)發(fā)來(lái)說(shuō)，比較常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。（2）硬件描述語(yǔ)言—VHDLVHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwa

8、reDescriptionLanguage,誕生于1982年。1987年底，VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言14。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡(jiǎn)稱(chēng)87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。1993年，IEEE對(duì)V