eda設(shè)計電子琴設(shè)計

《eda設(shè)計電子琴設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、湖南人文科技學(xué)院課程設(shè)計報告課程名稱：EDA技術(shù)與VHDL設(shè)計題目：簡易電子琴系別：通信與控制工程系專業(yè)：電子信息工程班級：2010級1班學(xué)生姓名:劉濱蔣卓學(xué)號:1040912110409123起止日期:2013年6月13日~2013年6月27日指導(dǎo)教師:田漢平岳舟教研室主任：侯海良指導(dǎo)教師評語：指導(dǎo)教師簽名：年月日成績評定項目權(quán)重成績劉濱蔣卓1、設(shè)計過程中出勤、學(xué)習(xí)態(tài)度等方面0.22、課程設(shè)計質(zhì)量與答辯0.53、設(shè)計報告書寫及圖紙規(guī)范程度0.3總成績教研室審核意見：教研室主任簽字：年月日教學(xué)系審核意見：主任簽字：年月

2、日摘要本系統(tǒng)是采用EDA技術(shù)設(shè)計的一個簡易的八音符電子琴，該系統(tǒng)基于計算機中時鐘分頻器的原理，采用自頂向下的設(shè)計方法來實現(xiàn)，它可以通過按鍵輸入來控制音響。系統(tǒng)由頻率選擇模塊、分頻模塊和揚聲器輸出模塊三個部分組成。系統(tǒng)實現(xiàn)是用硬件描述語言VHDL按模塊化方式進(jìn)行設(shè)計，然后進(jìn)行編程、時序仿真、整合。本系統(tǒng)功能比較齊全，有一定的使用價值。關(guān)鍵詞：電子琴；EDA；VHDL目錄·課程設(shè)計的目的1·設(shè)計要求1·開發(fā)工具簡介1（1）EDA技術(shù)1（2）硬件描述語言—VHDL21、方案論證與對比41.1方案一41.2方案二41.3方案三

3、42、各功能塊電路及工作原理62.1實體部分62.2節(jié)拍顯示62.3頻率選擇模塊62.4分頻模塊72.5揚聲器輸出模塊82.6波形仿真83、心得與總結(jié)104、參考文獻(xiàn)115、附錄12簡易電子琴設(shè)計·課程設(shè)計的目的鞏固和運用所學(xué)課程，理論聯(lián)系實際，提高分析、解決計算機技術(shù)實際問題的獨立工作能力，通過對一個簡易的八音符電子琴的設(shè)計，進(jìn)一步加深對計算機原理以及數(shù)字電路應(yīng)用技術(shù)方面的了解與認(rèn)識，進(jìn)一步熟悉數(shù)字電路系統(tǒng)設(shè)計、制作與調(diào)試的方法和步驟。鞏固所學(xué)課堂知識，理論聯(lián)系實際，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。為

4、了進(jìn)一步了解計算機組成原理與系統(tǒng)結(jié)構(gòu)，深入學(xué)習(xí)EDA技術(shù)，用VHDL語言去控制將會使我們對本專業(yè)知識可以更好地掌握。·設(shè)計要求1)設(shè)計一個簡易電子琴；2)利用實驗箱的脈沖源產(chǎn)生1，2，3，。。。共7個或14個音階信號；3)用指示燈顯示節(jié)拍；4)*能產(chǎn)生顫音效果?！ら_發(fā)工具簡介（1）EDA技術(shù)EDA是電子設(shè)計自動化（ElectronicDesignAutomation）縮寫，是90年代初從CAD（計算機輔助設(shè)計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術(shù)是以

5、計算機為工具，根據(jù)硬件描述語言HDL（HardwareDescription14language）完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標(biāo)芯片的適配編譯和編程下載等工作。典型的EDA工具中必須包含兩個特殊的軟件包，即綜合器和適配器。綜合器的功能就是將設(shè)計者在EDA平臺上完成的針對某個系統(tǒng)項目的HDL、原理圖或狀態(tài)圖形描述，針對給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實現(xiàn)功能的描述文件。綜合器在工作前，必須給定所要實現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟

6、件描述與給定的硬件結(jié)構(gòu)用一定的方式聯(lián)系起來。也就是說，綜合器是軟件描述與硬件實現(xiàn)的一座橋梁。綜合過程就是將電路的高級語言描述轉(zhuǎn)換低級的、可與目標(biāo)器件FPGA/CPLD相映射的網(wǎng)表文件?！　∵m配器的功能是將由綜合器產(chǎn)生的王表文件配置與指定的目標(biāo)器件中，產(chǎn)生最終的下載文件，如JED文件。適配所選定的目標(biāo)器件（FPGA/CPLD芯片）必須屬于在綜合器中已指定的目標(biāo)器件系列?！　∮布枋稣Z言HDL是相對于一般的計算機軟件語言，如：C、PASCAL而言的。HDL語言使用與設(shè)計硬件電子系統(tǒng)的計算機語言，它能描述電子系統(tǒng)的邏輯功能、

7、電路結(jié)構(gòu)和連接方式。設(shè)計者可利用HDL程序來描述所希望的電路系統(tǒng)，規(guī)定器件結(jié)構(gòu)特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD內(nèi)部結(jié)構(gòu)，并實現(xiàn)相應(yīng)邏輯功能的的門級或更底層的結(jié)構(gòu)網(wǎng)表文件或下載文件。目前，就FPGA/CPLD開發(fā)來說，比較常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。（2）硬件描述語言—VHDLVHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,誕生于1982年。1987

8、年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言14。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后VHDL在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對V