計(jì)算機(jī)組成原理?？紭泳砑按鸢?

《計(jì)算機(jī)組成原理?？紭泳砑按鸢?》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、本科生期末試卷（三）一、選擇題（每小題1分，共15分）?1?下列數(shù)中最小的數(shù)是（?）。?A（101001）2???B（52）8???C（101001）BCD???D（233）16?2?某DRAM芯片，其存儲(chǔ)容量為512×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（?）。???A?8，512???B?512，8???C?18，8???D?19，8?3?在下面描述的匯編語言基本概念中，不正確的表述是（?）。A對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)B匯編語言對(duì)機(jī)器的依賴性高C用匯編語言編寫程序的難度比高級(jí)語言小D匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢?

2、4?交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（?）方式執(zhí)行多個(gè)獨(dú)立的讀寫操作。???A?流水???B?資源重復(fù)???C?順序???D?資源共享?5?寄存器間接尋址方式中，操作數(shù)在（?）。???A?通用寄存器???B?主存單元???C?程序計(jì)數(shù)器???D?堆棧?6?機(jī)器指令與微指令之間的關(guān)系是（?）。A用若干條微指令實(shí)現(xiàn)一條機(jī)器指令B用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C用一條微指令實(shí)現(xiàn)一條機(jī)器指令D用一條機(jī)器指令實(shí)現(xiàn)一條微指令?7?描述多媒體CPU基本概念中，不正確的是（?）。A多媒體CPU是帶有MMX技術(shù)的處理器BMMX是一種多媒體擴(kuò)展結(jié)構(gòu)C

3、MMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器?8?在集中式總線仲裁中，（?）方式對(duì)電路故障最敏感。???A?菊花鏈???B?獨(dú)立請(qǐng)求???C?計(jì)數(shù)器定時(shí)查詢?9?流水線中造成控制相關(guān)的原因是執(zhí)行（?）指令而引起。???A?條件轉(zhuǎn)移???B?訪內(nèi)???C?算邏???D?無條件轉(zhuǎn)移?10?PCI總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（?）。A?采用同步定時(shí)協(xié)議???B?采用分布式仲裁策略???C?具有自動(dòng)配置能力???D?適合于低成本的小系統(tǒng)?11?下面陳述中，不屬于

4、外圍設(shè)備三個(gè)基本組成部分的是（?）。???A?存儲(chǔ)介質(zhì)???B?驅(qū)動(dòng)裝置???C?控制電路???D?計(jì)數(shù)器?12?中斷處理過程中，（?）項(xiàng)是由硬件完成。???A?關(guān)中斷???B?開中斷???C?保存CPU現(xiàn)場???D?恢復(fù)CPU現(xiàn)場?13?IEEE1394是一種高速串行I/O標(biāo)準(zhǔn)接口。以下選項(xiàng)中，（?）項(xiàng)不屬于IEEE1394的協(xié)議集。???A?業(yè)務(wù)層???B?鏈路層???C?物理層???D?串行總線管理?14?下面陳述中，（?）項(xiàng)屬于存儲(chǔ)管理部件MMU的職能。???A?分區(qū)式存儲(chǔ)管理???B?交換技術(shù)???C?分頁技術(shù)?15?64位的安

5、騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中，（?）項(xiàng)不屬于安騰的執(zhí)行單元。A浮點(diǎn)執(zhí)行單元B存儲(chǔ)器執(zhí)行單元C轉(zhuǎn)移執(zhí)行單元?D定點(diǎn)執(zhí)行單元二、填空題（每小題2分，共20分）?1?定點(diǎn)32位字長的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（?-2的31次方-2的31次方減一）。?2?IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（見P23頁?）。?3?浮點(diǎn)加、減法運(yùn)算的步驟是（0操作檢查?）、（?比較階碼大小并完成對(duì)階）、（尾數(shù)求和運(yùn)算?）、（結(jié)果規(guī)格化?）、（舍入處理

6、?）。4某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為64MB，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要（24?）條。64MB=64×8Mb64×8Mb/32b=16M16M=16×2^20=2^24所以需要24條地址線?5?一個(gè)組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共（20?）位，其中主存字塊標(biāo)記應(yīng)為（9?）位，組地址應(yīng)為（?5）位，Cache地址共（?11）位。?6?CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（指令周期?），它通常包含若干個(gè)（CPU周期?），而后者又包含若干個(gè)（時(shí)鐘周期?）。?

7、7?某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（N/(N*X+Y)?）次中斷請(qǐng)求。?8?在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為（總線?）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址?）、（數(shù)據(jù)?）、（控制信息?）。?9?在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（存儲(chǔ)區(qū)域?）保護(hù)。?10?安騰體系結(jié)構(gòu)采用推測(cè)技

8、術(shù)，利用（控制?）推測(cè)方法和（數(shù)據(jù)?）推測(cè)方法提高指令執(zhí)行的并行度。三、簡答題（每小題8分，共16分）?1?列表比較CISC處理機(jī)和RISC處理機(jī)的特點(diǎn)。a)可訪存指令不受限制；b)指令格式多