資源描述：
《計(jì)算機(jī)組成原理?？紭泳砑巴暾鸢浮酚蓵T上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。
1、本科生期末試卷（一）一、選擇題（每小題1分，共15分）?1?從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（?）計(jì)算機(jī)。?A?并行???B?馮·諾依曼???C?智能???D?串行2?某機(jī)字長32位，其中1位表示符號位。若用定點(diǎn)整數(shù)表示，則最小負(fù)整數(shù)為（?）。A?-(231-1)???B?-(230-1)???C?-(231+1)???D?-(230+1)?3?以下有關(guān)運(yùn)算器的描述，（?）是正確的。A只做加法運(yùn)算B只做算術(shù)運(yùn)算C算術(shù)運(yùn)算與邏輯運(yùn)算D只做邏輯運(yùn)算?4?EEPROM是指（?）。A讀寫
2、存儲器?B只讀存儲器C閃速存儲器?D電擦除可編程只讀存儲器?5?常用的虛擬存儲系統(tǒng)由（?）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。Acache-主存?B主存-輔存?C?cache-輔存???D通用寄存器-cache?6?RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（?）。A棧頂和次棧頂B兩個(gè)主存單元C一個(gè)主存單元和一個(gè)通用寄存器D兩個(gè)通用寄存器?7?當(dāng)前的CPU由（?）組成。A控制器B控制器、運(yùn)算器、cacheC運(yùn)算器、主存D控制器、ALU、主存?8?流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部
3、件的CPU相比，一個(gè)m段流水CPU的吞吐能力是（?）。A具備同等水平B不具備同等水平C小于前者D大于前者?9?在集中式總線仲裁中，（?）方式響應(yīng)時(shí)間最快。???A?獨(dú)立請求???B?計(jì)數(shù)器定時(shí)查詢???C?菊花鏈?10?CPU中跟蹤指令后繼地址的寄存器是（?）。?A地址寄存器?B指令計(jì)數(shù)器C程序計(jì)數(shù)器???D指令寄存器?11?從信息流的傳輸速度來看，（?）系統(tǒng)工作效率最低。???A單總線?B雙總線C三總線?D多總線?12?單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（?）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另
4、一次中斷進(jìn)行干擾。?A中斷允許?B中斷請求C中斷屏蔽DDMA請求?13?安騰處理機(jī)的典型指令格式為（?）位。???A?32位???B?64位???C?41位???D?48位?14?下面操作中應(yīng)該由特權(quán)指令完成的是（?）。A設(shè)置定時(shí)器的初值B從用戶模式切換到管理員模式C開定時(shí)器中斷D關(guān)中斷?15?下列各項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（?）。A超長指令字B顯式并行指令計(jì)算C推斷執(zhí)行D超線程二、填空題（每小題2分，共20分）?1?字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCII）
5、碼。?2?按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（e）加上一個(gè)固定的偏移值（127）。?3?雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（?空間）并行技術(shù)，后者采用（時(shí)間）并行技術(shù)。?4?虛擬存儲器分為頁式、（段）式、（?段頁）式三種。?5?安騰指令格式采用5個(gè)字段：除了操作碼（OP）字段和推斷字段外，還有3個(gè)7位的（地址碼）字段，它們用于指定（寄存器?）2個(gè)源操作數(shù)和1個(gè)目標(biāo)操作數(shù)的地址。?6?CPU從內(nèi)存取出一
6、條指令并執(zhí)行該指令的時(shí)間稱為（指令周期?），它常用若干個(gè)（時(shí)鐘周期?）來表示。?7?安騰CPU中的主要寄存器除了128個(gè)通用寄存器、128個(gè)浮點(diǎn)寄存器、128個(gè)應(yīng)用寄存器、1個(gè)指令指針寄存器（即程序計(jì)數(shù)器）外，還有64個(gè)（推斷寄存器）和8個(gè)（分支寄存器）。?8?衡量總線性能的重要指標(biāo)是（總線帶寬），它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（MB/s?）。?9?DMA控制器按其結(jié)構(gòu)，分為（選擇型?）DMA控制器和（多路型?）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。?10?64位處理機(jī)的兩種典型體系結(jié)構(gòu)是（
7、MIPS）和（RICS）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題8分，共16分）?1?CPU中有哪幾類主要寄存器，用一句話回答其功能。1.數(shù)據(jù)緩沖寄存器（DR）2.指令寄存器（IR）3.程序計(jì)數(shù)器（PC）4.地址寄存器（AR）5.累加寄存器（AC）6.狀態(tài)條件寄存器（PSW）。數(shù)據(jù)緩沖寄存器（DR）：用來暫時(shí)存放ALU的運(yùn)算結(jié)果，或由數(shù)據(jù)存儲器讀出的一個(gè)數(shù)據(jù)字，或來自外部接口的一個(gè)數(shù)據(jù)字；?指令寄存器（IR）：保存當(dāng)前正在執(zhí)行的一條指令；?????程序計(jì)數(shù)器(PC)確定下一條指令的
8、地址；?數(shù)據(jù)地址寄存器(AR):保存當(dāng)前CPU所訪問的數(shù)據(jù)cache存儲器中單元的地址；?????通用寄存器(R0—R3)當(dāng)ALU執(zhí)行算術(shù)運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)；?狀態(tài)字寄存器（PSW）:保存由算術(shù)指令和邏輯指令運(yùn)算或測試結(jié)果建立的各種條件代碼。?2?指令和數(shù)據(jù)都用二進(jìn)制代碼存放在內(nèi)存中，從時(shí)空
