aes算法的fpga優(yōu)化和驗(yàn)證

aes算法的fpga優(yōu)化和驗(yàn)證

ID:11247308

大?。?04.00 KB

頁數(shù):27頁

時(shí)間:2018-07-11

aes算法的fpga優(yōu)化和驗(yàn)證_第1頁
aes算法的fpga優(yōu)化和驗(yàn)證_第2頁
aes算法的fpga優(yōu)化和驗(yàn)證_第3頁
aes算法的fpga優(yōu)化和驗(yàn)證_第4頁
aes算法的fpga優(yōu)化和驗(yàn)證_第5頁
資源描述:

《aes算法的fpga優(yōu)化和驗(yàn)證》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、摘要2000年10月2日,美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn),并于2002年5月26日正式生效,AES算法將在今后很長一段時(shí)間內(nèi),在信息安全中扮演重要角色。因此,對(duì)AES算法實(shí)現(xiàn)的研究就成為了國內(nèi)外的熱點(diǎn),會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。本論文就是針對(duì)AES加密算法在FPGA中的優(yōu)化實(shí)現(xiàn)問題,在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加密流程的基礎(chǔ)上,對(duì)AES算法的加密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為:首先,確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù),在比較了常用的結(jié)構(gòu)后,采

2、用了適合高速并行實(shí)現(xiàn)AES加密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu),并給出了總體的設(shè)計(jì)框圖。然后,利用QUARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作,在MODELSIM中進(jìn)行仿真并給出仿真結(jié)果,給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測(cè)試結(jié)果;關(guān)鍵字:AES,F(xiàn)PGA,查表法,流水線技術(shù)19AbstractOctober2,2000,theNationalInstituteofStandardsandTechnologyannouncedtheadoptionofRijndaelastheAdvancedEncryptionStandardalgorithm,and

3、inMay26,2002cameintoeffect,AESalgorithminthefutureforalongperiodoftimetoplayininformationsecurityimportantrole.Therefore,theAESalgorithmresearchhasbecomeahotspotathomeandabroad,willbeinthefieldofinformationsecurityiswidelyused.FPGAimplementationusingAESalgorithmisfast,flexible,andshort

4、developmentcycle.ThispaperistoAESencryptionalgorithmintheFPGAimplementationoftheoptimizationproblem,in-depthanalysisoftheoverallstructureoftheAESalgorithm,thebasictransformationandtheencryptionprocessbasedontheAESalgorithmencryptionsystemontheFPGAdesignoptimizationstudies.Themainconten

5、tsare:Firstofall,Animplementationplanandidentifiedkeytechnology,commonlyusedincomparingthestructure,suitableforhigh-speedparallelimplementationusingAESencryptionalgorithmstructure-insideandoutsidethehybridpipelinestructure,andgivestheoveralldesigndiagram.ThencodedevelopmenttoolsforuseQ

6、UARTUSIIpreparationandcomprehensivecompilationworkcarriedoutinMODELSIMsimulationandthesimulationresults,thedesignofeachmoduleandthesimulationtestresults;Keywords:AES,FPGA,look-uptablemethod,pipelinetechnology,19目錄摘要IABSTRACTII第一章緒論11.1課題背景11.2課題任務(wù)1第二章AES算法簡(jiǎn)介22.1數(shù)據(jù)加密標(biāo)準(zhǔn)的發(fā)展22.1.1AES(高級(jí)數(shù)據(jù)加

7、密標(biāo)準(zhǔn))產(chǎn)生的原因22.1.2AES的產(chǎn)生發(fā)展與基本要求22.2高級(jí)加密標(biāo)準(zhǔn)32.2.1算法的設(shè)計(jì)原理32.2.2硬件實(shí)現(xiàn)方法42.3AES算法的設(shè)計(jì)42.3.1AES算法的整體結(jié)構(gòu)42.3.2AES算法的步驟52.3.3AES算法描述7第三章AES加密系統(tǒng)的設(shè)計(jì)分析123.1AES加密系統(tǒng)的基本結(jié)構(gòu)123.2AES算法的優(yōu)化設(shè)計(jì)133.2.1密鑰擴(kuò)展的單元的優(yōu)化設(shè)計(jì)133.2.2輪函數(shù)優(yōu)化設(shè)計(jì)13193.3AES算法的實(shí)現(xiàn)143.3.1AES算法的硬件實(shí)現(xiàn)方式143.3.2流水線設(shè)計(jì)153.4控制模塊的設(shè)計(jì)16第四章AES加密系統(tǒng)的FPGA設(shè)計(jì)184.1開發(fā)環(huán)

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。