基于fpga的鬧鐘系統(tǒng)設(shè)計(jì)

《基于fpga的鬧鐘系統(tǒng)設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、草魚 草魚 草魚 草魚畢業(yè)論文(設(shè)計(jì))草魚 草魚 題目名稱：草魚草魚草魚草魚基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)草魚草魚草魚草魚草魚 題目來源：草魚草魚草魚草魚草魚草魚草魚實(shí)驗(yàn)室研究項(xiàng)目草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 院草魚草魚(系)：草魚草魚草魚草魚草魚草魚草魚草魚電子信息學(xué)院草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 專業(yè)班級(jí)：草魚草魚草魚草魚草魚草魚草魚草魚自動(dòng)化10903草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 學(xué)生姓名：草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚高草魚文草魚昌

2、草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 指導(dǎo)教師：草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚陳草魚英草魚芝草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 輔導(dǎo)教師：草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚陳草魚英草魚芝草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚 日草魚草魚草魚草魚期：2013年3月11日—2013年6月10日草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚草魚目草魚草魚草魚錄草魚 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)任務(wù)書I草魚 畢業(yè)設(shè)計(jì)開題報(bào)告I

3、II草魚 畢業(yè)論文開題報(bào)告IV草魚 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)（論文）指導(dǎo)教師審查意見VII草魚 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)（論文）評(píng)閱教師評(píng)語VIII草魚 畢業(yè)設(shè)計(jì)（論文）答辯會(huì)議記錄IX草魚 1草魚前言1草魚 2草魚選題背景2草魚 2.1選題來源2草魚 2.2研究目的及意義2草魚 2.3國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)2草魚 2.4本課題的研究指導(dǎo)思想和技術(shù)設(shè)計(jì)3草魚 3草魚FPGA簡(jiǎn)介5草魚 3.1草魚FPGA概述5草魚 3.1.1草魚FPGA基本結(jié)構(gòu)5草魚 3.2草魚FPGA編程原理5草魚 3.3草魚FPGA設(shè)計(jì)流程6草魚 3.4草魚VHDL語言與Quartus

4、Ⅱ8草魚 3.4.1草魚VHDL語言簡(jiǎn)介8草魚 3.4.2草魚QuartusⅡ簡(jiǎn)介10草魚 4草魚方案設(shè)計(jì)與論證14草魚 4.1總體方案設(shè)計(jì)14草魚 5草魚過程論述15草魚 5.1草魚鬧鐘系統(tǒng)的外部設(shè)計(jì)15草魚 5.1.1鍵盤輸入設(shè)計(jì)15草魚 5.1.2系統(tǒng)輸出部分15草魚 5.2草魚FPGA內(nèi)部部分模塊設(shè)計(jì)與仿真15草魚 5.2.2鬧鐘系統(tǒng)的譯碼器的設(shè)計(jì)17草魚 5.2.3鬧鐘系統(tǒng)的移位寄存器的設(shè)計(jì)19草魚 5.2.4鬧鐘系統(tǒng)的鬧鐘寄存器和時(shí)間計(jì)數(shù)器的設(shè)計(jì)20草魚 5.2.5鬧鐘系統(tǒng)的顯示驅(qū)動(dòng)器的設(shè)計(jì)23草魚 5.2.6鬧鐘系統(tǒng)的分頻器的設(shè)

5、計(jì)24草魚 5.2.7鬧鐘系統(tǒng)的整體組裝25草魚 6草魚結(jié)果分析27草魚 7草魚總結(jié)28草魚 參考文獻(xiàn)30草魚 致謝31草魚 附錄草魚草魚相關(guān)程序32草魚 草魚 長(zhǎng)江大學(xué)畢業(yè)設(shè)計(jì)(論文)任務(wù)書草魚 學(xué)院（系）草魚草魚草魚電子信息學(xué)院草魚草魚專業(yè)草魚草魚草魚自動(dòng)化草魚草魚草魚班級(jí)草魚草魚10903班草魚草魚草魚草魚草魚草魚 學(xué)生姓名草魚草魚草魚草魚草魚高文昌草魚草魚草魚草魚草魚草魚草魚指導(dǎo)教師/職稱草魚草魚草魚草魚草魚陳英芝/講師草魚草魚草魚草魚草魚草魚草魚 1.草魚畢業(yè)設(shè)計(jì)(論文)題目：基于FPGA的鬧鐘系統(tǒng)的設(shè)計(jì)草魚 2.草魚畢業(yè)設(shè)計(jì)（論文

6、）起止時(shí)間：2013年草魚3月草魚11日—2013年草魚6草魚月草魚10草魚日草魚 3.草魚畢業(yè)設(shè)計(jì)(論文)所需資料及原始數(shù)據(jù)（指導(dǎo)教師選定部分）草魚 [1]譚會(huì)生,張昌凡,鄭進(jìn).EDA技術(shù)及應(yīng)用[M].第2版.西安：西安電子科技大學(xué)出版社，鯉魚2002草魚 [2]夏宇聞.Verilog草魚HDL[M].北京：高等教育出版社，鯉魚2006草魚 [3]江國(guó)強(qiáng).EDA技術(shù)及應(yīng)用[M].北京：電子工業(yè)出版社，鯉魚2006草魚 [4]謝自美.電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試[M]武漢：華中科技大學(xué)出版社，鯉魚2003草魚 [5]康華光.電子技術(shù)基礎(chǔ)數(shù)字部分[M]

7、武漢：高等教育出版社，鯉魚2005草魚 [6]盧毅，鯉魚賴杰編著.VHDL與數(shù)字電路設(shè)計(jì)[M]草魚出版社：科學(xué)出版社．2003草魚 [7]王鎖平編著.電子設(shè)計(jì)自動(dòng)化（EDA）教程[M].電子科技大學(xué)出版社.草魚2000草魚草魚 [8]通過http://www.cnki.net查閱有關(guān)論文草魚 畢業(yè)設(shè)計(jì)(論文)應(yīng)完成的主要內(nèi)容草魚 整個(gè)系統(tǒng)主要包括以下幾個(gè)組成部分：用于鍵盤輸入的緩沖器；用于時(shí)鐘計(jì)數(shù)的計(jì)數(shù)器；用于保存鬧鈴時(shí)間的寄存器；用于顯示的七段數(shù)碼管顯示電路以及控制以上各個(gè)部分協(xié)同工作的控制器。草魚草魚 5．畢業(yè)設(shè)計(jì)(論文)的目標(biāo)及具體要求

8、草魚 目標(biāo)：草魚 XI根據(jù)設(shè)計(jì)要求，鯉魚利用FPGA的優(yōu)勢(shì)設(shè)計(jì)鬧鐘系統(tǒng)。草魚草魚 培養(yǎng)學(xué)生查閱資料、分析問題和解決問題。草魚草魚 具體要求：草魚 1、在有限的時(shí)間內(nèi)