資源描述：
《快速單精度浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、文章編號(hào)：1007-2373(2011)03-0074-05快速單精度浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)田紅麗1，2，閆會(huì)強(qiáng)1，趙紅東2（1.河北工業(yè)大學(xué)計(jì)算機(jī)科學(xué)與軟件學(xué)院，天津300401；2.河北工業(yè)大學(xué)信息工程學(xué)院，天津300130）摘要浮點(diǎn)運(yùn)算單元FPU（Floating-pointUnit）在當(dāng)前CPU的運(yùn)算中地位越來(lái)越重要，論文中實(shí)現(xiàn)了一種基于FPGA的快速單精度浮點(diǎn)運(yùn)算器.該運(yùn)算器采用了流水線和并行計(jì)算技術(shù)，使得浮點(diǎn)數(shù)運(yùn)算的速度有了顯著的提高.在QUARTUSII7.1系統(tǒng)上對(duì)運(yùn)算器已仿真成功，結(jié)果表明
2、它可以運(yùn)行在40.5MHz時(shí)鐘工作頻率下，能快速準(zhǔn)確地完成各種加、減、乘和除算術(shù)運(yùn)算.關(guān)鍵詞中圖分類號(hào)FPGA（現(xiàn)場(chǎng)可編程邏輯門陣列）；單精度；并行處理；并行加法器；陣列乘法器；陣列除法器文獻(xiàn)標(biāo)志碼ATP323Designandimplementationoffastsingle-precisionfloating-pointarithmeticunitTIANHong-li1，2，YANHui-qiang1，ZHAOHong-dong2(1.SchoolofComputerScienceandEngine
3、ering,HebeiUniversityofTechnology,Tianjin300401,China;2.SchoolofInformationEnginnering,HebeiUniversityofTechnology,Tianjin300130,China)AbstractItisthetrendtoadopttheFloating-pointUnit(FPU)inthestructureofCPU.Afastsingleprecisionfloatingpointarithmeticuniti
4、sproposedandrealizedbasedontheFPGA.Pipeliningandparallelprocessingareappliedtothearithmeticunit,sothatfloatingpointoperationspeedhasbeensignificantlyimproved.ThesuccessfulsimulationresultsonQUARTUSII7.1showthatthearithmeticunitcanoperateat40.5MHzclockfrequ
5、encyandcompleteallkindsofad-dition,subtraction,multiplicationanddivisionoperationsquicklyandaccurately.KeywordsFPGA(field-programmablegatearray);single-precision;parallelprocessing;paralleladder;arraymultiplier;arraydivider引言運(yùn)算器是CPU（中央處理器）的重要組成部分．作為典型的PC機(jī)一
6、般都至少具有一個(gè)定點(diǎn)運(yùn)算器．在586之前的機(jī)型中，由于當(dāng)時(shí)硬件條件和工藝的限制，浮點(diǎn)運(yùn)算器一般以協(xié)處理器的形式出現(xiàn)．90年代以后，隨著硬件工藝的發(fā)展，浮點(diǎn)運(yùn)算器FPU（Floating-pointUnit）已可以集成到CPU內(nèi)部，其中FPGA（現(xiàn)場(chǎng)可編程門陣列）技術(shù)使其成為現(xiàn)實(shí)[1]．本文利用VerilogHDL[2]語(yǔ)言與原理圖相結(jié)合的方法在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了快速單精度浮點(diǎn)運(yùn)算器．設(shè)計(jì)過(guò)程中，將并行計(jì)算技術(shù)引入運(yùn)算器及其內(nèi)部各個(gè)模塊之中．該運(yùn)算器的設(shè)計(jì)分為建模、劃分模塊、設(shè)計(jì)模塊、仿真4個(gè)步驟．實(shí)驗(yàn)結(jié)
7、果表明該運(yùn)算器可以運(yùn)行在40.5MHz的時(shí)鐘工作頻率下，能快速、準(zhǔn)確地完成加、減、乘和除4種算術(shù)運(yùn)算．01單精度浮點(diǎn)數(shù)的編碼表示在計(jì)算機(jī)系統(tǒng)的發(fā)展過(guò)程中，對(duì)實(shí)數(shù)目前使用最廣泛的是浮點(diǎn)數(shù)表示法．而浮點(diǎn)數(shù)在運(yùn)算時(shí)，有兩種形收稿日期：2010-12-06基金項(xiàng)目：河北省自然科學(xué)基金（F2007000096）作者簡(jiǎn)介：田紅麗（1972-），女（漢族），講師，博士生．313023220SE（階碼）M（尾數(shù)）數(shù)符小數(shù)點(diǎn)位置圖132位單精度浮點(diǎn)數(shù)格式Fig.132Single-precisionfloatingpoint
8、formatopaopbfpu_op規(guī)格化及數(shù)據(jù)類型判別模塊加或減的階碼和乘或除的階碼和符號(hào)處理模塊符號(hào)處理模塊加或減運(yùn)算模塊乘法運(yùn)算模塊除法運(yùn)算模塊rmode最終結(jié)果處理模塊overflowfpoutineinfqnansnanzerounderflowdiv_by_zero圖2快速單精度浮點(diǎn)運(yùn)算器的結(jié)構(gòu)Fig.2Thestructureoffastsingle-precisionfloat-pointoper
