低功耗方法在soc芯片設(shè)計(jì)中的應(yīng)用

《 低功耗方法在soc芯片設(shè)計(jì)中的應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用廠—————————————————————————————————————————————]●’’L設(shè)計(jì)叫低功耗方法在SoC芯片設(shè)計(jì)中的應(yīng)用馬芝(深圳市嵌入式系統(tǒng)設(shè)計(jì)重點(diǎn)實(shí)

2、驗(yàn)室深圳集成電路設(shè)計(jì)產(chǎn)業(yè)化基地管理中心)摘要:s0c芯片設(shè)計(jì)在集成電路設(shè)計(jì)中占據(jù)重要位置,低功耗設(shè)計(jì)是SoC設(shè)計(jì)過(guò)程中的重要環(huán)節(jié).本文首先全面分析了CMOS電路的功耗組成和功耗估計(jì)的相關(guān)理論,隨后從各個(gè)設(shè)計(jì)層次詳細(xì)分析了SOC芯片低功耗設(shè)計(jì)的理論及其實(shí)現(xiàn)方法.關(guān)鍵詞:低功耗;SoC;CMOS;功耗估計(jì);TheApplicationofLow-PowerMethodsinSoCDesignAbstract:SOCdesignoccupiesanimportantpositioninICdesignmarket.

3、Thelow—powerdesignisanimportantpartinSoCdesignprocess.ThispaperfirstlygivesacomprehensiveanalysisofthecomposedofCMOScircuitpower consumptionandtherelatedtheoryofpowerestimation,thenanalyzestheSoClow—powerdesigntheoryofvariousdesignlevelsindetail.’Keywords:l

4、ow-power,SoC,CMOS,powerestimation1引言隨著工藝水平的不斷發(fā)展,集成電路設(shè)計(jì)已經(jīng)進(jìn)入超深亞微米(DeepSub—Micron,DSM)和納米的SoC時(shí)代,設(shè)計(jì)規(guī)模越來(lái)越大,單一SoC芯片的集成度已經(jīng)達(dá)到了上億門(mén).在之前的集成電路設(shè)計(jì)中,設(shè)計(jì)者首要關(guān)心的芯片性能往往是面積與速度,然后才是功耗.到了深亞微米階段,功耗設(shè)計(jì)在芯片設(shè)計(jì)中所占的比重開(kāi)始上升到與面積和速度同等重要的程度,設(shè)計(jì)人員需從功耗,性能和成本j=三者之間取得折衷.據(jù)統(tǒng)計(jì)數(shù)據(jù)分析,目前市場(chǎng)上的一些功能強(qiáng)大的微處理器芯片

5、功耗可達(dá)100—150W,平均功耗密度可達(dá)50—75W/cm:.而芯片上某些熱點(diǎn)(hotspots)的功耗更是數(shù)倍于這一數(shù)值.OS電路的特點(diǎn)人手討論數(shù)字集成電路的功耗組成.Vin2.1功耗組成SoC中的功耗大致可分為個(gè)部分,即處理器功耗,通訊功耗以及存儲(chǔ)器功耗.處理器功耗和通訊功耗又可統(tǒng)稱(chēng)為邏輯電路功耗.CMOS邏輯電路功耗主要有兩部分組成,即動(dòng)態(tài)功耗與靜態(tài)功耗.動(dòng)態(tài)功耗是指當(dāng)芯片處于激活(active)狀態(tài)時(shí),也即信號(hào)發(fā)生跳變時(shí)的功耗;靜態(tài)功耗是指芯片處于未激活狀態(tài)或者說(shuō)沒(méi)有信號(hào)的跳變時(shí)的功耗.2.2動(dòng)態(tài)功

6、耗在CMOS電路中,動(dòng)態(tài)功耗主要由交流開(kāi)關(guān)功耗和直流開(kāi)關(guān)功耗兩部分組成.交流開(kāi)關(guān)功耗又稱(chēng)為負(fù)載電容功耗,是指電路對(duì)負(fù)載電容充放電形成電流所引起的功耗;直流開(kāi)關(guān)功耗又稱(chēng)短路功耗,是指輸出電壓變化時(shí)由PMOS管和NMOS管在同一時(shí)間導(dǎo)通產(chǎn)生的瞬態(tài)電流所引起的功耗.2.2.1交流開(kāi)關(guān)功耗交流開(kāi)關(guān)功耗由門(mén)的輸出電容充放電形成,是CMOS電路動(dòng)態(tài)功耗的首要來(lái)源.以CMOS反相器為例,設(shè)電源電壓為,輸出端負(fù)載電容為cf_.當(dāng)輸入信號(hào)電平分別由高向低或由低向高轉(zhuǎn)換時(shí),對(duì)應(yīng)輸出端情況分別為對(duì)電容CL的充放電,從而形成了交流開(kāi)

7、關(guān)功耗,如圖1所示.交流開(kāi)關(guān)功耗表示如下.=CLWJ式中,為節(jié)點(diǎn)的翻轉(zhuǎn)概率,f為電路時(shí)鐘頻率.2.2.2直流開(kāi)關(guān)功耗由于在實(shí)際電路中,輸入信號(hào)的跳變過(guò)程總是需要一定的時(shí)間,因此當(dāng)輸入電壓落到和lI的區(qū)間內(nèi)時(shí)(vTo和分別為NMOS管和圖1CMOS反相器的交流開(kāi)關(guān)功耗PMOS管的閾值電壓),兩管會(huì)同時(shí)處于導(dǎo)通狀態(tài),從而在電源與地之間產(chǎn)生了一條電流通路.由此短路電流產(chǎn)生的功耗就叫做直流開(kāi)關(guān)功耗,也稱(chēng)為短路功耗,如圖2所示.--—廠Vin圖2CMOS反相器的直流開(kāi)關(guān)功耗2.3靜態(tài)功耗靜態(tài)功耗主要是指泄漏電流所引起

8、的功耗,又稱(chēng)泄漏功耗.CMOS電路中主要存在有四種泄漏電流:亞閾值泄漏電流(I),柵泄漏電流(IGm),門(mén)柵感應(yīng)漏極泄漏電流(Im)以及反偏結(jié)泄漏電流(IBEX’).芯片的靜態(tài)功耗就是由總的泄漏電流引起的功耗之和.可表示為:1P=V(+++j肛)短路功耗和靜態(tài)泄漏功耗在深亞微米工藝下占總功耗的比例很小,基本達(dá)到可以忽略的程度,此時(shí)開(kāi)關(guān)功耗是主要因素.然而,隨著工藝技術(shù)發(fā)展到納米工藝水平時(shí),泄漏電流造