dsp高速pcb抗干擾設(shè)計(jì)

《dsp高速pcb抗干擾設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、DSP高速PCB抗干擾設(shè)計(jì)??隨著DSP(數(shù)字信號(hào)處理器)的廣泛應(yīng)用，基于DSP的高速信號(hào)處理PCB板的設(shè)計(jì)顯得尤為重要。在一個(gè)DSP系統(tǒng)中，DSP微處理器的工作頻率可高達(dá)數(shù)百M(fèi)Hz，其復(fù)位線、中斷線和控制線、集成電路開(kāi)關(guān)、高精度A/D轉(zhuǎn)換電路，以及含有微弱模擬信號(hào)的電路都非常容易受到干擾；所以設(shè)計(jì)開(kāi)發(fā)一個(gè)穩(wěn)定的、可靠的DSP系統(tǒng)，抗干擾設(shè)計(jì)非常重要。???干擾即干擾能量使接收器處在不希望的狀態(tài)。干擾的產(chǎn)生分兩種：直接的(通過(guò)導(dǎo)體、公共阻抗耦合等)和間接的(通過(guò)串?dāng)_或輻射耦合)。很多電器發(fā)射源，如光照、電機(jī)和日光燈都可以引起干

2、擾，而電磁干擾EMI能產(chǎn)生影響有3個(gè)必需的途徑，即干擾源、傳播途徑和干擾受體，只需要切斷其中的一個(gè)就可以解決電磁干擾問(wèn)題。1DSP系統(tǒng)的干擾產(chǎn)生分析???為了做出一個(gè)穩(wěn)定可靠的DSP系統(tǒng)，必須從各個(gè)方面來(lái)消除干擾，即使不能完全消除，也要盡量減少到最小。對(duì)于DSP系統(tǒng)而言，主要干擾來(lái)自于以下幾個(gè)方面：①輸入輸出通道干擾。指干擾通過(guò)前向通道和后向通道進(jìn)入系統(tǒng)，如DSP系統(tǒng)的數(shù)據(jù)采集環(huán)節(jié)，干擾通過(guò)傳感器迭加到信號(hào)上，使數(shù)據(jù)采集的誤差增大。在輸出環(huán)節(jié)，干擾可以將輸出的數(shù)據(jù)誤差增大，甚至完全錯(cuò)誤，造成系統(tǒng)崩潰?？梢院侠砝霉怦钇骷p小輸

3、入輸出通道干擾，對(duì)于傳感器和DSP主系統(tǒng)的干擾可利用電氣隔離來(lái)阻擋干擾進(jìn)入。②電源系統(tǒng)的干擾。整個(gè)DSP系統(tǒng)的主要干擾源。電源在向系統(tǒng)提供電能的同時(shí)也將其噪聲加到供電的電源上，必須在電源芯片電路設(shè)計(jì)時(shí)對(duì)電源線進(jìn)行退耦。③空間輻射耦合干擾。經(jīng)過(guò)輻射的耦合通常稱為串?dāng)_。串?dāng)_發(fā)生在電流流經(jīng)導(dǎo)線時(shí)產(chǎn)生的電磁場(chǎng)，而電磁場(chǎng)在鄰近的導(dǎo)線中感應(yīng)瞬態(tài)電流，造成臨近的信號(hào)失真，甚至錯(cuò)誤。串?dāng)_的強(qiáng)度取決于器件、導(dǎo)線的幾何尺寸及相隔距離。在DSP布線時(shí)，信號(hào)線間距越大，距離地線越近，就越可以有效地減小串?dāng)_。2針對(duì)產(chǎn)生干擾的原因設(shè)計(jì)PCB???下面給出

4、如何在DSP系統(tǒng)的PCB制作過(guò)程中減小各種干擾的方法。2.1多層板的層疊式設(shè)計(jì)???在DSP高速數(shù)字電路中，為了提高信號(hào)質(zhì)量，降低布線難度，增加系統(tǒng)的EMC，一般采用多層板的層疊式設(shè)計(jì)。層疊式設(shè)計(jì)可以提供最短的回流路徑，減小耦合面積，抑制差模干擾。在層疊式設(shè)計(jì)中，分配專門的電源層和地層，并且地層和電源層緊耦合對(duì)抑制共模干擾有好處(利用相鄰的平面降低電源平面交流阻抗)。以圖1所示的4層板為例來(lái)說(shuō)明層疊式的設(shè)計(jì)方案。?圖1四層PCB板的層疊式設(shè)計(jì)???采用這種4層PCB設(shè)計(jì)的結(jié)構(gòu)有很多優(yōu)點(diǎn)。在頂層(top層)下面有一層電源層，元器

5、件的電源引腳可以直接接到電源，不用穿過(guò)地平面。關(guān)鍵的信號(hào)選布在底層(bottom層)，使重要的信號(hào)走線空間更大，器件盡量放在同一層面上。若沒(méi)有必要，不要做2層零件的板子，這樣會(huì)增加裝配時(shí)間和裝配復(fù)雜度。如top層，只有當(dāng)top層組件過(guò)密時(shí)，才將高度有限并且發(fā)熱量小的器件，像退耦電容(貼片)放在bottom層。對(duì)于DSP系統(tǒng)可能有大量的線要布，采用層疊式設(shè)計(jì)，可以在內(nèi)層走線。如果按照傳統(tǒng)的通孔會(huì)浪費(fèi)很多寶貴的走線空間，可以利用盲埋孔(blind/buriedvia)來(lái)增加走線面積。2.2布局設(shè)計(jì)???為了使DSP系統(tǒng)獲得最佳性能

6、，元器件的布局是非常重要的。首先放置DSP、Flash、SRAM和CPLD器件，這要慎重考慮走線空間，然后按功能獨(dú)立原則放置其他IC，最后考慮I/O口的放置。結(jié)合以上布局冉考慮PCB的尺寸：若尺寸過(guò)大，會(huì)使印制線條太長(zhǎng)，阻抗增加，抗噪聲能力下降，制板費(fèi)用也會(huì)增加；如果PCB太小，則散熱不好，而且空間有限，鄰近的線條容易受到干擾。所以要根據(jù)實(shí)際需要選擇器件，結(jié)合走線空問(wèn)，大體上算出PCB的大小。在對(duì)DSP系統(tǒng)布局時(shí)，以下器件的擺放位置要特別注意。(1)高速信號(hào)布局???在整個(gè)DSP系統(tǒng)中，DSP與Flash、SRAM之間是主要的

7、高速數(shù)字信號(hào)線，所以器件之間的距離要盡量近，其連線盡可能短，并且直接連接。因此，為了減小傳輸線對(duì)信號(hào)質(zhì)量的影響，高速信號(hào)走線應(yīng)盡量短。還要考慮到很多速度達(dá)到幾百M(fèi)Hz的DSP芯片，需要做蛇型繞線(delaytune)這在下面布線中將重點(diǎn)闡述。(2)數(shù)模器件布局???在DSP系統(tǒng)中大多不是單一的功能電路，大量應(yīng)用了CMOS的數(shù)字器件和數(shù)字模擬混合器件，所以要將數(shù)/模分開(kāi)布局。模擬信號(hào)器件盡量集中，使模擬地能夠在整個(gè)數(shù)字地中間畫出一個(gè)獨(dú)立的屬于模擬信號(hào)的區(qū)域，避免數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。對(duì)于一些數(shù)?；旌掀骷鏒/A轉(zhuǎn)換器，傳統(tǒng)

8、上將其看作模擬器什，把它放在模擬地上，并且給其提供一個(gè)數(shù)字回路，讓數(shù)字噪聲反饋回信號(hào)源，減小數(shù)字噪聲對(duì)模擬地的影響。I3)時(shí)鐘的布局??對(duì)于時(shí)鐘、片選和總線信號(hào)，應(yīng)盡量遠(yuǎn)離I/O線和接插件。DSP系統(tǒng)的時(shí)鐘輸入，很容易受到干擾，對(duì)它的處理非常關(guān)鍵。要始終保證時(shí)鐘產(chǎn)生器盡量靠近