pcb抗干擾設(shè)計

《pcb抗干擾設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。

1、PCB抗干擾設(shè)計　　PCB的設(shè)計質(zhì)量不僅直接影響到電子產(chǎn)品的可靠性，還關(guān)系到產(chǎn)品的穩(wěn)定性，甚至是設(shè)計成敗的關(guān)鍵。因此，在進行PCB設(shè)計時，除了要為電路中的元器件提供正確無誤的電氣連接外，還應(yīng)充分考慮印制板的抗干擾性?；陔姶偶嫒菪栽瓌t，抗干擾設(shè)計應(yīng)包括三個方面：一是抑制噪聲源，二是切斷噪聲傳遞途徑，三是降低受擾設(shè)備的噪聲敏感度。印制板的噪聲抑制應(yīng)從設(shè)計階段開始，貫穿于電路原理圖設(shè)計、印制板圖設(shè)繪、元器件選用、印制板安裝引線等一系列環(huán)節(jié)中。下面介紹幾種抗干擾的措施：　　　　1.電源線設(shè)計。根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。同時、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一

2、致，這樣有助于增強抗噪聲能力。　　2.地段設(shè)計。地線設(shè)計的原則是：(1)數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開。低頻電路的地應(yīng)盡量采用單點并聯(lián)接地，實際布線有困難時可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點串聯(lián)接地，地線應(yīng)短而租，高頻元件周圍盡量用柵格狀大面積地箔。(2)接地線應(yīng)盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm以上。(3)接地線構(gòu)成閉環(huán)路。只由數(shù)字電路組成的印制板，其接地電路布成團環(huán)路大多能提高抗噪聲能力。　　3.退藕電容配置

3、。PCB設(shè)計的常規(guī)做法之一是在印制板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荨Ｍ伺弘娙莸囊话闩渲迷瓌t是：.(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。(2)原則上每個集成電路芯片都應(yīng)布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1~10pF的但電容。(3)對于抗噪能力弱、關(guān)斷時電源變化大的器件，如RAM、ROM存儲器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容。(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應(yīng)注意以下兩點：a、在印制板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產(chǎn)生較大火花放電，推薦使用RC

4、電路來吸收放電電流。一般R取1~2K，C取2.2~47UF。b、CMOS的輸入阻抗很高，且易受感應(yīng)，因此在使用時對不用端要接地或接正電源?！　?.正確運用抗擾器件。在進行PCB電磁兼容性設(shè)計時，應(yīng)根據(jù)噪聲的不同特點，正確選用抗擾器件。比如用二極管和壓敏電阻等吸收浪涌電壓，用隔離變壓器等隔離電源噪聲，用線路濾波器等濾除一定頻段的干擾信號，用電阻器、電容器、電感器等元件的組合對干擾電壓或電流進行旁路、吸收、隔離、濾除、去耦等處理。如果抗擾器件運用不當(dāng)，那么不但不能有效減少干擾，甚至還會成為新的干擾源。