基于fpga的多串口通信電路設(shè)計(jì)

基于fpga的多串口通信電路設(shè)計(jì)

ID:15296815

大?。?03.50 KB

頁(yè)數(shù):10頁(yè)

時(shí)間:2018-08-02

基于fpga的多串口通信電路設(shè)計(jì)_第1頁(yè)
基于fpga的多串口通信電路設(shè)計(jì)_第2頁(yè)
基于fpga的多串口通信電路設(shè)計(jì)_第3頁(yè)
基于fpga的多串口通信電路設(shè)計(jì)_第4頁(yè)
基于fpga的多串口通信電路設(shè)計(jì)_第5頁(yè)
資源描述:

《基于fpga的多串口通信電路設(shè)計(jì)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)

1、基于FPGA的多串口通信電路設(shè)計(jì)姓名:周保朋專(zhuān)業(yè):集成電路設(shè)計(jì)與集成系統(tǒng)指導(dǎo)老師:王祖強(qiáng)基于FPGA的多串口通信電路設(shè)計(jì)姓名:周保朋專(zhuān)業(yè):集成電路設(shè)計(jì)與集成系統(tǒng)指導(dǎo)老師:王祖強(qiáng)目錄摘要摘?要隨著計(jì)算機(jī)系統(tǒng)和微機(jī)網(wǎng)絡(luò)的快速發(fā)展,串行通信在數(shù)據(jù)通信及控制系統(tǒng)中得到廣泛的應(yīng)用。各種新型通用異步串行接收/發(fā)送器UART(UniversalAsynchronousReceiverTransmitter),它們較好的滿足了時(shí)下的需求,并且能夠?qū)崿F(xiàn)比較全面的串行通信功能;但是常用UART芯片比較復(fù)雜且移植性差,而

2、且在實(shí)際應(yīng)用過(guò)程中,我們只需要其部分的功能,因而造成一定的資源浪費(fèi)。本設(shè)計(jì)提出一種采用可編程器件FPGA實(shí)現(xiàn)UART的方法,實(shí)現(xiàn)了對(duì)UART的模塊化設(shè)計(jì)方法。最后將UART的核心功能集成到FPGA上,使整體設(shè)計(jì)緊湊,小巧,實(shí)現(xiàn)的UART功能。本說(shuō)明書(shū)在介紹串行通信、可編程ASIC和VHDL語(yǔ)言之后,著重討論了如何使用FPGA現(xiàn)多串口模塊,提出了一種專(zhuān)用異步串行通信電路的FPGA實(shí)現(xiàn)方法,具體描述了發(fā)送、接收、波特率發(fā)生模塊及接口模塊的設(shè)計(jì),詳細(xì)闡述了各個(gè)模塊的流程、結(jié)構(gòu)與設(shè)計(jì)細(xì)節(jié),并且給出了各個(gè)模塊

3、及整個(gè)系統(tǒng)的仿真結(jié)果及分析。該電路根據(jù)實(shí)際應(yīng)用中串口復(fù)用的要求,擴(kuò)展四路串口,形成一個(gè)多串口模塊。這樣便充分利用FPGA的資源,提高了設(shè)計(jì)的靈活性和穩(wěn)定性,簡(jiǎn)化了電路、縮小了體積、提高了穩(wěn)定性,具有更大的靈活性。關(guān)鍵詞:可編程專(zhuān)用集成電路;串行通信;通用異步串口;系統(tǒng)級(jí)芯片;IP核。AbstractFollowingtherapiddevelopofthecomputersystemandnetwork,theserialcommunicationisusedwidelyinthedatatrans

4、missionandthecontrolsystem.Manykindofnew-typeasynchronoustransmitter/receiver,suchasPC16550,couldsatisfyapresentneed,andcancarryoutamoreoverallfunctionofserialcommunication.butwhenitcameintothepractice,Butincommon,theUARTchipsisverycomplicatedanditstra

5、nsplantationisbad,andalsowejustneedthepartfunctionofthem,sothiscanbeseemtobearesourcewaste.hisdesigngiveanewmethodthatusingprogrammablelogicdeviceFPGAtorealizeUART.itcarriesoutthemodeldesignfortheUART,andIntegratetheCorefunctionofUART?totheFPGA,makethe

6、wholedesignverywell-knit,little,andthefunctionissostableanddependable.ThisthesisemphasizetodiscusshowtouseFPGAtoemulateseveral-serial-portmodule,aftertheintroducingofserialcommunicating,FPGAandtheVHDLlanguage.AndanewrealizingmethodwhichcarryoutbyFPGAis

7、givenoutforthespecialuseofasynchronousserialdatatransmission.thisthesishasdescriptiedthedetailsdesignoftransmissionmodule,receivemodule,theoriginationofbaudratemoduleandtheinterfacemodule,suchaseverymodel‘sprocess,structureandthedesigndetails,andgiveea

8、chmoldpieceandthewholesystemimitateresultandanalysis.accordingtotherequestofserialportsmultiplexinginpractice,weexpandfourserialporttogetamoduleofserialports.AllthosemakegooduseofaFPGAresources,raisethevividandstabilityofdesign,andsimpl

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫(huà)的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶(hù)上傳,版權(quán)歸屬用戶(hù),天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶(hù)請(qǐng)聯(lián)系客服處理。