資源描述：
《存儲系統(tǒng)性能 - 帶寬計算》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、介紹?????遇到過很多同行、客戶問我：“xxx存儲系統(tǒng)究竟最大支持多少【IOPS】？”，這真不好說，因為手里確實沒有測試數(shù)據(jù)。更何況，IOPS與i/osize、random/sequential、read/writeratio、Appthreading-model、responsetimebaseline等諸多因素相關(guān)，這些因素組合起來便可以描述一種類型的I/O，我們稱之為【I/Oprofile】。不同的因素組合得到的IOPS都不一樣，通常我們看到的【標稱IOPS】都是在某一個固定組合下測得的，拿到你自己的生產(chǎn)環(huán)境中，未必能達到標稱值。這也是為什么要
2、做前期的performanceanalysis/sizing的緣故。?????直到有人這樣問我：“xxx存儲系統(tǒng)究竟最大支持多少【帶寬】？"我愣了下，仔細想想，硬件性能極限就擺在那，基于bandwidth=Frequency*bit-width，而且很多需要的數(shù)據(jù)都是公開的，東拼西湊應(yīng)該可以算出個大概。我并不是Performance專家，從未做過PerformanceConsulting/Sizing方面的工作，最多也只是做過性能方面的分析/排錯，所以這篇文章的準確性多半存在不靠譜的地方，讀者斟酌著看吧。?更多信息????在讀文章之前，建議先看一下如下
3、計算公式和名詞。計算公式：·Real-worldresult=nominal*70%->?我所標稱的數(shù)據(jù)都是*70%（性能計算：LittleLaw&UtilizationLaw）以盡可能接近實際數(shù)據(jù)，但如果另外提供了由資料獲得的更為準確的數(shù)據(jù)，則以其為準。·Bandwidth=frequency*bit-width????QPI帶寬：假設(shè)QPI頻率==2.8?Ghz????×?2bits/Hz(doubledatarate)????×?20(QPIlinkwidth)????×?(64/80)(databits/flitbits)????×?2(uni
4、directionalsendandreceiveoperatingsimultaneously)????÷?8(bits/byte)????=22.4GB/s?術(shù)語：?·Westmere?->IntelCPU微架構(gòu)的名稱·GB/s->?每秒傳輸?shù)腷yte數(shù)量·Gb/s->?每秒傳輸?shù)腷it數(shù)量·GHz->?依據(jù)具體操作而言，可以是單位時間內(nèi)運算的次數(shù)、單位時間內(nèi)傳輸?shù)拇螖?shù)?(也可以是GT/s)·1byte=8bits·IOH->I/OHub，處于傳統(tǒng)北橋的位置，是一顆橋接芯片?！PI->?QuickPathInterconnect，Intel前端總
5、線（FSB）的替代者，可以認為是AMD?Hypertransport的競爭對手·MCH->MemoryControllerHub，內(nèi)置于CPU中的內(nèi)存控制器，與CPU直接通信，無需走系統(tǒng)總線·PCIExpress(PeripheralComponent?InteconnectExpress,?PCIe)-?一種計算機擴展總線(Expansionbus)，實現(xiàn)外圍設(shè)備與計算機系統(tǒng)內(nèi)部硬件（包括CPU和RAM）之間的數(shù)據(jù)傳輸?！verprovisioning-?比如?48*1Gbpsaccessport交換機，通常只有4*1Gbpsuplink，那么ov
6、erprovisioning比?=12:1·PCI-E2.0每條lane的理論帶寬是500MB/s·X58?–相當于傳統(tǒng)的北橋，只不過不再帶有內(nèi)存控制器，Codename=?Tylersburg·Lane-?一條lane由一對發(fā)送/接收差分線(differentialline)組成，共4根線，全雙工雙向字節(jié)傳輸。一個PCIe?slot可以有1-32條lane，以x前綴標識，通常最大是x16。·Interconnect-?PCIe設(shè)備通過一條邏輯連接(interconnect)進行通信，該連接也稱為Link。兩個PCIe設(shè)備之間的link是一條點到點的通
7、道，用于收發(fā)PCI請求。從物理層面看，一個link由一條或多條Lane組成。低速設(shè)備使用single-lanelink，高速設(shè)備使用更寬的16-lanelink。?相關(guān)術(shù)語：·address/data/control?line·資源共享?->資源仲裁·時鐘方案（ClockScheme）·SerialBus????PCI-ECapacity:????Perlane(eachdirection):·v1.x:250MB/s(2.5GT/s)·v2.x:500MB/s(5GT/s)·v3.0:1GB/s(8GT/s)·v4.0:2GB/s(16GT/s)??
8、???16laneslot(eachdirection):·v1.x:4GB/s(40GT/s
