存儲系統(tǒng)性能-帶寬計算

存儲系統(tǒng)性能-帶寬計算

ID:30798930

大?。?59.44 KB

頁數(shù):9頁

時間:2019-01-03

存儲系統(tǒng)性能-帶寬計算_第1頁
存儲系統(tǒng)性能-帶寬計算_第2頁
存儲系統(tǒng)性能-帶寬計算_第3頁
存儲系統(tǒng)性能-帶寬計算_第4頁
存儲系統(tǒng)性能-帶寬計算_第5頁
資源描述:

《存儲系統(tǒng)性能-帶寬計算》由會員上傳分享,免費在線閱讀,更多相關內容在工程資料-天天文庫。

1、介紹遇到過很多同行、客戶問我:“XXX存儲系統(tǒng)究竟最大支持多少【IOPS】?",這真不好說,因為手里確實沒有測試數(shù)據。更何況,IOPS與i/osizexrandom/sequentiaUread/writeratio、Appthreading-modekresponsetimebaseline等諸多因素相關,這些因素組合起來便可以描述一種類型的1/0,我們稱之為[I/Oprofile]。不同的因素組合得到的10PS都不一樣,通常我們看到的【標稱IOPS】都是在某一個固定組合下測得的,拿到你自己的生產環(huán)境中,未必能達到標稱值。這也是為什么要做前期的performancean

2、alysis/sizing的緣故。直到有人這樣問我:"xxx存儲系統(tǒng)究竟最大支持多少【帶寬】?”我愣了下,仔細想想,硬件性能極限就擺在那,基于bandwidth二Frequency*bil-widlh,而且很多需要的數(shù)據者0是公開的,東拼西湊應該可以算出個大概。我并不是Performance專家,從未做過PerformanceConsulting/Sizing方面的工作,最多也只是做過性能方面的分析/排錯,所以這篇文章的準確性多半存在不靠譜的地方,讀者斟酌著看吧。更多信息在讀文章之前,建議先看一下如下計算公式和名詞。計算公式:Real-worldresult=nomina

3、l*70%->我所標稱的數(shù)據都是*70%(性能計算:LittleLaw&UtilizationLaw)以盡可能接近實際數(shù)據,但如果另夕卜提供了由資料獲得的更為準確的數(shù)據,則以其為準。Bandwidth=frequency*bit-widthQPI帶寬:假設QP1頻率=2.8Ghzx2bits/Hz(doubledatarate)x20(QPIlinkwidth)x(64/80)(databits/flitbi⑸x2(unidirectionalsendandreceiveoperatingsimultaneously)m8(bits/bytc)=22.4GB/s術語:We

4、stmere->IntelCPU微架構的名稱GB/s?>每秒傳輸?shù)腷yteGb/s?>每秒傳輸?shù)腷it數(shù)量GHz->依據具體操作而言,可以是單位時間內運算的次數(shù)、單位時間內傳輸?shù)拇螖?shù)(也可以是GT/s)lbyte=8bitsIOH->I/OHubz處于傳統(tǒng)北橋的位置,是一顆橋接芯片。QPI->QuickPathlnterconnect,Intel前端總線(FSB)的替代者,可以認為是AMDHypertransport的競爭對手MCH->MemoryControllerHubz于CPU中的內存控制器,與CPU直接通信,無需走系統(tǒng)總線PCIExpress(Peripheral

5、ComponentInieconnectExpress,PCIe)-—種計算機擴展總線(Expansionbus),實現(xiàn)外圍設備與計算機系統(tǒng)內咅B(yǎng)硬件(包括CPU和RAM)之間的數(shù)據傳輸。Overprovisioning-比如48*1Gbpsaccessport交換機,通常只有4*1Gbpsuplink,那么overprovisioning比=12:1PCI-E2.0每條lane的理論帶寬是500MB/sX58-相當于傳統(tǒng)的北橋,只不過不再帶有內存控制器,Codename=TylersburgLane-—條lane由一對發(fā)送/接收差分線(differentialline)

6、組成,共4根線,全雙工雙向字節(jié)傳輸。一個PClcslot可以有1-32條lane,以x前綴標識,通常最大是xl6oInterconnect-PCIe設備通過一條邏輯連接(interconnect)進行通信該連接也稱為Link。兩個PCIe設備之間的link是一條點到點的通道,用于收發(fā)PCI請求。從物理層面看,一個link由一條或多條Lane組成。低速設備使用single-lanelink,高速設備使用更寬的16-lanelinke相關術語:address/data/controlline資源共享亠資源仲裁時鐘方案(ClockScheme)SerialBusPCI-ECap

7、acity:Perlane(eachdirection):vl.x:250MB/s(2.5GT/s)v2.x:500MB/s(5GT/s)v3.0:1GB/s(8GT/s)v4.0:2GB/s(16GT/s)16laneslot(eachdirection):vl.x:4GB/s(40GT/s)v2.x:8GB/s(80GT/s)v3.0:16GB/s(128GT/s)性能是【端到端】的,中間任何一個環(huán)節(jié)都有自己的性能極限,它并不像一根均勻水管,端到端性能一致。存儲系統(tǒng)顯然是不均衡的->overprovisioning0我將以

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。