基于65納米cmos工藝基準(zhǔn)電壓電流源的設(shè)計.pdf.doc

《基于65納米cmos工藝基準(zhǔn)電壓電流源的設(shè)計.pdf.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、工學(xué)碩士學(xué)位論文基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計徐映嵩哈爾濱理工大學(xué)2015年3月國內(nèi)圖書分類號：TN432 工學(xué)碩士學(xué)位論文基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計碩士研究生：徐映嵩導(dǎo)師：金星殷景華申請學(xué)位級別：工學(xué)碩士學(xué)科、專業(yè)：集成電路工程所在單位：應(yīng)用科學(xué)學(xué)院答辯日期：2015年3月授予學(xué)位單位：哈爾濱理工大學(xué)ClassifiedIndex：TN432 DissertationfortheProfessionalMasterDesignofaVoltageandCurrentRef

2、erenceSourceBasedon65nmCMOSProcessCandidate：XuyingsongSupervisor：JinxingYinjinghuaAcademicDegreeAppliedfor：Speciality：MasterofEngineeringIntegratedcircuitengineeringDateofOralExamination：University：March,2015HarbinUniversityofScienceandTechnology哈爾濱理工大學(xué)碩士

3、學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：此處所提交的碩士學(xué)位論文《基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計》，是本人在導(dǎo)師指導(dǎo)下，在哈爾濱理工大學(xué)攻讀碩士學(xué)位期間獨立進行研究工作所取得的成果。據(jù)本人所知，論文中除已注明部分外不包含他人已發(fā)表或撰寫過的研究成果。對本文研究工作做出貢獻的個人和集體，均已在文中以明確方式注明。本聲明的法律結(jié)果將完全由本人承擔(dān)。作者簽名：徐映嵩日期：2015年3月28日哈爾濱理工大學(xué)碩士學(xué)位論文使用授權(quán)書《基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計》系本人在哈爾濱理工大學(xué)攻讀碩士

4、學(xué)位期間在導(dǎo)師指導(dǎo)下完成的碩士學(xué)位論文。本論文的研究成果歸哈爾濱理工大學(xué)所有，本論文的研究內(nèi)容不得以其它單位的名義發(fā)表。本人完全了解哈爾濱理工大學(xué)關(guān)于保存、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向有關(guān)部門提交論文和電子版本，允許論文被查閱和借閱。本人授權(quán)哈爾濱理工大學(xué)可以采用影印、縮印或其他復(fù)制手段保存論文，可以公布論文的全部或部分內(nèi)容。本學(xué)位論文屬于保密￡，在3年解密后適用授權(quán)書。不保密R。（請在以上相應(yīng)方框內(nèi)打√）作者簽名：徐映嵩導(dǎo)師簽名：殷景華日期：2015年3月28日日期：2015年3月30日 哈爾濱

5、理工大學(xué)工學(xué)碩士學(xué)位論文基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計摘要基準(zhǔn)電壓電流源具有溫度和工藝影響小、電源抑制比高等特點，廣泛應(yīng)用于ADC（模數(shù)轉(zhuǎn)換器）、DAC（數(shù)模轉(zhuǎn)換器）、LNA（低噪聲放大器）、VCO（電壓控振蕩器）等電源穩(wěn)恒要求高的模塊中。65納米線寬工藝具有集成度高、單位面積成本低、發(fā)熱量小、功耗低的特點。CMOS工藝是現(xiàn)代主流集成電路制造工藝，并且已有的BI-CMOS已經(jīng)完全兼容雙極型工藝，并且CMOS工藝兼容數(shù)字和模擬，可以降低設(shè)計難度和生產(chǎn)制造成本。本文基于65納米CMOS工藝，研究

6、基本CMOS基準(zhǔn)電壓電流源設(shè)計。本文為雷達SOC系統(tǒng)模塊設(shè)計電源基準(zhǔn)的電壓電流源模塊，包含三個子模塊：帶隙基準(zhǔn)模塊、低壓線性穩(wěn)壓器模塊和基準(zhǔn)偏置電流產(chǎn)生模塊?；诟髂K基本原理和65納米CMOS工藝，對各子電路進行晶體管級設(shè)計。采用二階曲率補償、電阻修調(diào)陣列技術(shù)，設(shè)計帶隙基準(zhǔn)模塊，優(yōu)化溫度系數(shù)。采用折疊共源共柵結(jié)構(gòu)和自偏置二級級聯(lián)結(jié)構(gòu)，設(shè)計誤差放大器，提高運放增益和電源抑制比；采用基本LDO穩(wěn)壓器模塊，設(shè)計低壓線性穩(wěn)壓器模塊，利用低頻通過機構(gòu)，優(yōu)化噪聲，降低中頻噪聲。采用電阻修調(diào)陣列技術(shù)設(shè)計偏置電流模塊，

7、優(yōu)化溫度系數(shù)；利用類LDO低壓線性穩(wěn)壓器結(jié)構(gòu)，為其他模塊提供穩(wěn)恒10uA電流。本文通過仿真軟件Cadence對Corner進行前期仿真，并通過Ocean腳本對Corner進行后期仿真。仿真結(jié)果表明，在極端溫度和極端外部電壓下，帶隙基準(zhǔn)模塊最差工藝角運放增益為58dB，最佳運放增益為95dB；帶隙基準(zhǔn)模塊輸出電壓為1.2V，最差溫度系數(shù)為21.37/℃，最佳溫度系數(shù)為17.86/℃。運放電源抑制比均高于70dB。偏置電流模塊運放最佳增益為96dB，最差增益為60dB，保證各種條件下增益裕度大于20，相位裕度

8、大于45；偏置電流溫度系數(shù)保證在35/℃左右；低壓線性穩(wěn)壓器模塊100KHz頻率點噪聲均低于)，1MHz頻率點噪聲均低于8.865)；最大環(huán)路增益102dB，最小環(huán)路增益71dB。1M電源抑制比均高于60dB。11.3/(/(本文設(shè)計基準(zhǔn)電壓電流源仿真結(jié)果滿足現(xiàn)代主流技術(shù)對基準(zhǔn)電壓電流源的要求。關(guān)鍵詞：基準(zhǔn)電壓電流源；帶隙基準(zhǔn)；低壓線性穩(wěn)壓器；修調(diào)；65納米工藝I 哈爾濱理工大學(xué)工學(xué)碩士學(xué)位論文ADesignofVoltage