資源描述：
《任意波形產(chǎn)生器的設計》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術(shù)論文-天天文庫。
1、目錄第一章緒論11.1EDA發(fā)展及應用11.2數(shù)字系統(tǒng)設計模型31.2.1傳統(tǒng)的設計方法31.2.2現(xiàn)代的設計方法41.3EDA設計流程圖4第二章設計說明52.1設計要求52.2設計思路6第3章系統(tǒng)設計73.1電路原理圖及各模塊圖73.2設計流程83.3程序代碼內(nèi)容83.4定義管腳153.5硬件實現(xiàn)及調(diào)試結(jié)果16第4章課程設計總結(jié)18參考文獻1818第一章緒論1.1EDA發(fā)展及應用EDA[1]是電子設計自動化（ElectronicDesignAutomation）的縮寫，是以計算機為平臺,融合了應用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制的電子CAD通用軟
2、件包,主要輔助進行三方面的工作:IC設計、電子線路設計以及PCB設計.回顧近30年電子設計技術(shù)的發(fā)展歷程,可將EDA技術(shù)分為三個階段:20世紀70年代為計算機輔助設計（CAD）階段,人們開始用計算機輔助進行IC版圖編輯、PCB布局布線,取代了手工操作,產(chǎn)生計算機輔助設計的概念.20世紀80年代為計算機輔助工程（CAE）階段,與CAD相比,除了純粹的圖形設計功能之外,又增加了電路功能設計和結(jié)構(gòu)設計,并且通過電器連接網(wǎng)絡表將二者結(jié)合在一起,實現(xiàn)了工程設計,這就是計算機輔助設計的概念.CAE的主要功能是:原理圖輸入,邏輯圖仿真,電路分析,自動布局布線,PCB分析.20
3、世紀90年代為電子設計自動化(EDA)階段,盡管CAD/CAE技術(shù)取得了很大的成功,但并沒有把人們從繁重的勞動中解放出來.在整個設計過程中,自動化和智能化程度還不高,各種軟件界面千差萬別,學習使用困難,互不兼容,直接影響到設計環(huán)節(jié)的銜接.基于以上環(huán)節(jié)不足,人們開始追求:貫徹整個設計過程的自動化,這就是EDA即電子系統(tǒng)設計自動化EDA技術(shù)在當今電路設計中的應用技術(shù)在當今電路設計中的應用技術(shù)在當今電路設計中的應用技術(shù)在當今電路設計中的應用20世紀90年代以來,電子信息類產(chǎn)品的開發(fā)明顯出現(xiàn)兩個特點:一是產(chǎn)品的復雜程度加深;二是產(chǎn)品的上市時限緊迫.然而電路級設計本質(zhì)上是
4、基于門級描述的單層次設計(主要以數(shù)字電路為主),設計的所有工作(包括設計輸入、仿真和分析、設計修改等)都是在基本邏輯門這一層次上進行的.顯然這種設計方法不能適應新的形勢,為此引入一種高層次的電子設計方法,也稱為系統(tǒng)的設計方法.高層次設計是一種“概念驅(qū)動式”的設計,設計人員無須通過門級原理圖描述電路,而是對設計目標進行功能描述,由于擺脫了電路細節(jié)的束縛,設計人員可以把精力集中于創(chuàng)造性的方案與概念構(gòu)思上,一旦這些概念構(gòu)思以高層次描述輸入計算機后,EDA系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個設計.這樣,新的概念得以迅速有效地成為產(chǎn)品,大大縮短了產(chǎn)品的研制周期.18不僅如
5、此,高層次的設計只是定義系統(tǒng)的行為特性,可以不涉及實現(xiàn)工藝,在廠家的綜合庫的支持下,利用綜合優(yōu)化工具可以將高層次的描述轉(zhuǎn)化成對某種工藝優(yōu)化的網(wǎng)表,工藝轉(zhuǎn)化變得輕松容易.高層次設計步驟如下:第一,按照“自頂而下”的設計方法進行系統(tǒng)劃分.第二,輸入VHDL代碼,這是高層次設計中最為普遍的輸入方式.此外EDA實驗室采用Multisim圖形仿真輸入,這種方法具有直觀、容易理解的特點.第三,將以上設計輸入編譯成標準的VHDL文件.對于大型的設計,還要進行代碼級的功能仿真,主要是檢驗系統(tǒng)功能設計的正確性.因為對大型設計,綜合、適配要花費數(shù)小時,在綜合前對源代碼仿真,就可大大
6、減少設計重復的次數(shù)和時間,一般情況下,可略去這一仿真步驟.第四,利用仿真器對VHDL源代碼進行綜合優(yōu)化處理,生成門級描述的網(wǎng)表文件,這是將高層次描述轉(zhuǎn)化為硬件電路的關鍵步驟.綜合優(yōu)化是針對ASIC芯片供應商的某一產(chǎn)品進行的,所以綜合的過程要在相應的廠家綜合庫支持下才能完成.綜合后,可利用生產(chǎn)的網(wǎng)表文件進行適配前的時序仿真,仿真過程不涉及具體器件的特性,是較為粗略的,一般設計這一仿真步驟可略去.第五,利用適配器件將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作,包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線.適配完成后,產(chǎn)生多項設計結(jié)果:適配報告,包括芯片
7、內(nèi)部資源利用情況、設計的布爾方程描述情況等;適配后的仿真模型;器件編程文件.根據(jù)適配后的仿真模型,可以進行適配后的時序仿真,因為已經(jīng)得到器件的實際硬件特性(如延時特性),所以仿真結(jié)果能比較精確地預期未來芯片的實際性能.如果仿真結(jié)果達不到設計要求,就需要修改VHDL源代碼或選擇不同速度品質(zhì)的器件,直至滿足設計要求.第六,將適配器件生產(chǎn)的器件編程文件通過編程器或下載電纜載入到目標芯片CPLD/FPGA中.如果是大批量產(chǎn)品開發(fā),通過更換相應的廠家綜合庫,可以很容易轉(zhuǎn)由ASIC形式實現(xiàn).EDA在教學、科研、產(chǎn)品設計與制造等方面都發(fā)揮著巨大的作用.在教學方面,幾乎所有的理
8、工科(特別是電子信息)類
