任意波形的設(shè)計(jì)

《任意波形的設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、湖北輕工職業(yè)技術(shù)學(xué)院湖北輕工職業(yè)技術(shù)學(xué)院電子設(shè)計(jì)自動(dòng)化實(shí)訓(xùn)報(bào)告題目基于CPLD的任意波形發(fā)生器系部信息工程系專業(yè)電子信息工程技術(shù)班級(jí)09電信姓名朱麗絲學(xué)號(hào)0903021141指導(dǎo)教師趙欣2011年06月25日17湖北輕工職業(yè)技術(shù)學(xué)院目錄引言2第一章　概述2第二章　設(shè)計(jì)說(shuō)明32.1設(shè)計(jì)要求32.2設(shè)計(jì)思路3第三章　波形發(fā)生器的硬件結(jié)構(gòu)4第四章　系統(tǒng)設(shè)計(jì)54.1正弦波發(fā)生器的設(shè)計(jì)54.2三角波發(fā)生器的設(shè)計(jì)54.3方波發(fā)生器的設(shè)計(jì)64.4波形選擇器的設(shè)計(jì)64.5D/A轉(zhuǎn)換器7第五章　設(shè)計(jì)結(jié)果85.1軟件仿

2、真結(jié)果85.2硬件測(cè)試結(jié)果9第六章　總結(jié)11第七章致謝12第八章　參考文獻(xiàn)13第九章　附錄147.1　相關(guān)芯片資料147.2　相關(guān)程序;1517湖北輕工職業(yè)技術(shù)學(xué)院引言任意波形發(fā)生器(AWG)是信號(hào)源的一種，它具有信號(hào)源所有的特點(diǎn)和要領(lǐng)。我們傳統(tǒng)都認(rèn)為信號(hào)源主要給被測(cè)電路提供所需的被測(cè)信號(hào)（各種波形），然后用其他儀表測(cè)量感興趣的參數(shù)?？梢娦盘?hào)源在電子實(shí)驗(yàn)和測(cè)試處理中，并不測(cè)量任何參數(shù)，而是根據(jù)使用者的要求，仿真各種測(cè)試信號(hào)，提供給被測(cè)電路，已達(dá)到測(cè)試的需要。任意波形發(fā)生器是一種特殊的信號(hào)源，具有綜合

3、其他信號(hào)源波形生成能力，因而適合各種仿真實(shí)驗(yàn)的需要。為近一步了解波形信號(hào)發(fā)生器的工作原理，我們?cè)O(shè)計(jì)了一種較簡(jiǎn)單任意波形發(fā)生器。要求電路至少可以產(chǎn)生正弦波、三角波、方波，并通過(guò)鍵盤切換三種波形的輸出。電路設(shè)計(jì)中充分利用EDA-V硬件平臺(tái)實(shí)現(xiàn)該波形發(fā)生器，并使用示波器測(cè)量輸出結(jié)果。第一章　概述硬件描述語(yǔ)言HDL是EDA技術(shù)中的重要組成部分，VHDL是當(dāng)前最流行的硬件描述語(yǔ)言之一，此語(yǔ)言具有良好的可靠性、可移植性等特點(diǎn)。本設(shè)計(jì)主要是利用VHDL語(yǔ)言設(shè)計(jì)一個(gè)多功能信號(hào)發(fā)生器，根據(jù)輸入信號(hào)的選擇可以輸出正弦波

4、、三角波、方波3種信號(hào)，主要使用了Altera公司的MAX+plusII軟件。本設(shè)計(jì)利用VHDL語(yǔ)言使用文本輸入法，新建工程，通過(guò)設(shè)計(jì)輸入、編譯、仿真完成各種信號(hào)的設(shè)計(jì)，然后生成元器件，再使用原理圖輸入法完成各部分的整合，從而形成一個(gè)完整的多波形信號(hào)發(fā)生器，而后經(jīng)過(guò)鎖定引進(jìn)下載數(shù)模轉(zhuǎn)換可以在示波器觀察到波形。17湖北輕工職業(yè)技術(shù)學(xué)院第二章　設(shè)計(jì)說(shuō)明2.1設(shè)計(jì)要求要求電路至少可以產(chǎn)生正弦波、三角波、方波，并通過(guò)鍵盤切換三種波形的輸出。電路設(shè)計(jì)中充分利用EDA-V硬件平臺(tái)實(shí)現(xiàn)該波形發(fā)生器，并使用示波器測(cè)

5、量輸出結(jié)果。至少產(chǎn)生的如下波形2.2設(shè)計(jì)思路任意波形發(fā)生器是隨著不斷進(jìn)步的計(jì)算機(jī)技術(shù)和微電子技術(shù)在測(cè)量?jī)x器中的應(yīng)用而形成和發(fā)展起來(lái)的一類新型信號(hào)源?；冢牛模粒钟布脚_(tái)的任意波形發(fā)生器具有輸出頻率穩(wěn)定、準(zhǔn)確，波形質(zhì)量好和輸出頻率范圍寬等一系列獨(dú)特的優(yōu)點(diǎn)，是任意波形發(fā)生器研究的一個(gè)重要方向。設(shè)計(jì)將三種波形合并，使它們按操作輸出所需波形，波形選擇與控制功能由時(shí)鐘脈沖輸入選擇模塊完成。當(dāng)選擇一種波形時(shí)，對(duì)應(yīng)的波形模塊輸入時(shí)鐘脈沖，并輸出波形數(shù)據(jù)，其他波形模塊的輸入則始終0，不能輸出波形。但是，其它波形模

6、塊始終有0信號(hào)輸入，也能產(chǎn)生數(shù)據(jù)，會(huì)對(duì)輸出的波形產(chǎn)生干擾。因此，需要輸出波形選擇模塊來(lái)選擇有用的波形，隔離干擾數(shù)據(jù)。為了同時(shí)實(shí)現(xiàn)時(shí)鐘脈沖選擇與輸出波形選擇，同時(shí)也為了消除延遲，在輸出波形選擇模塊與時(shí)鐘脈沖選擇脈沖中采用同一組控制開關(guān)。這樣當(dāng)輸入一種控制數(shù)據(jù)時(shí)，輸出的波形也就是所需的波形。17湖北輕工職業(yè)技術(shù)學(xué)院第三章　波形發(fā)生器的硬件結(jié)構(gòu)AWG的工作過(guò)程是,首先接收上位機(jī)送來(lái)的波形數(shù)字信號(hào)存儲(chǔ)到SRAM,然后啟動(dòng)控制電路從SRAM取出數(shù)據(jù)送DAC進(jìn)行數(shù)摸轉(zhuǎn)換,轉(zhuǎn)換后的模擬信號(hào)送低通濾波器形成波形。如

7、果DAC工作在150MSPS的速度下,可以以150MHz的頻率送數(shù)據(jù)到DAC進(jìn)行轉(zhuǎn)換,微控制器的晶振輸入一般工作在40MHz以下,沒(méi)有這么高的速度送出數(shù)據(jù)到DAC,所以考慮采用CPLD構(gòu)建硬件控制電路。數(shù)據(jù)首先傳送到SRAM,然后在CPLD硬件控制電路的控制下,以150MHz的頻率從SRAM中取數(shù)送DAC轉(zhuǎn)換。其體系結(jié)構(gòu)如圖1所示。如果要形成正弦周期信號(hào),每周期4個(gè)點(diǎn)就可以合成一個(gè)波形,此時(shí)可以輸出約38MHz的高頻信號(hào)。CPLD(復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的,具有多

8、種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn),在超高速領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。與FPGA相比,CPLD比較適合計(jì)算機(jī)總線控制、地址譯碼、復(fù)雜狀態(tài)機(jī)、定時(shí)/計(jì)數(shù)器、存儲(chǔ)控制器等I/O密集型應(yīng)用,且無(wú)須外部配置ROM、時(shí)延可預(yù)測(cè)等。目前的CPLD普遍基于E2PROM和Flash電可擦技術(shù),可實(shí)現(xiàn)循環(huán)擦寫。Altera公司的MAX7000CPLD配置有JTAG口,支持ISP編程。用VHDL或VerilogHDL設(shè)計(jì)的程序,借助EDA工具經(jīng)過(guò)行為仿真、功能仿真和