數(shù) 字 電 路 基 礎(chǔ) 數(shù)字實(shí)驗(yàn)課件

《數(shù) 字 電 路 基 礎(chǔ) 數(shù)字實(shí)驗(yàn)課件》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、數(shù)字電路基礎(chǔ)實(shí)驗(yàn)一認(rèn)識(shí)實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、掌握雙蹤示波器和方波發(fā)生器的使用方法。2、掌握脈沖波形的測(cè)量。3、分析RC微分、積分電路輸出波形與時(shí)間常數(shù)輸入方波頻率關(guān)系。要點(diǎn)：必須正確使用方波發(fā)生器。難點(diǎn)：利用示波器觀察到正確的微積分波形。復(fù)習(xí)與重點(diǎn)二、實(shí)驗(yàn)設(shè)備萬用表示波器方波發(fā)生器RC電路板實(shí)驗(yàn)原理數(shù)字信號(hào)的特點(diǎn)數(shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。數(shù)字信號(hào)在電路中常表現(xiàn)為突變的電壓或電流。圖1.1.1典型的數(shù)字信號(hào)有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。如果采用正邏輯，圖1.1.1所

2、示的數(shù)字電壓信號(hào)就成為下圖所示邏輯信號(hào)。正邏輯與負(fù)邏輯數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）分別來表示兩個(gè)邏輯值（邏輯1和邏輯0）。數(shù)字信號(hào)的主要參數(shù)一個(gè)理想的周期性數(shù)字信號(hào)，可用以下幾個(gè)參數(shù)來描繪：Vm——信號(hào)幅度。T——信號(hào)的重復(fù)周期。tW——脈沖寬度。q——占空比。其定義為：下圖所示為三個(gè)周期相同（T=20ms），但幅度、脈沖寬度及占空比各不相同的數(shù)字信號(hào)。三、實(shí)驗(yàn)內(nèi)容及步驟實(shí)驗(yàn)操作按圖接好線輸入端接入方波信號(hào)，記錄此時(shí)的幅度和周期。用示波器觀察對(duì)應(yīng)此波形下輸出波形的幅度與周期。用萬用表測(cè)量可便電阻的阻值。計(jì)算RC電路的時(shí)間常數(shù)列表記錄

3、各物理量及波形關(guān)系。（積分自己完成）觀察波形填表積分微分輸入輸入輸出輸出RRCC實(shí)驗(yàn)小結(jié)1．?dāng)?shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。2．?dāng)?shù)字電路中用高電平和低電平分別來表示邏輯1和邏輯0，它和二進(jìn)制數(shù)中的0和1正好對(duì)應(yīng)。因此，數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)來表示數(shù)據(jù)。3．常用BCD碼有8421碼、242l碼、542l碼、余3碼等，其中842l碼使用最廣泛。4．在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，即工作于導(dǎo)通（飽和）和截止兩個(gè)對(duì)立的狀態(tài)，來表示邏輯1和邏輯0。影響它們開關(guān)特性的主要因素是管子內(nèi)部電荷存儲(chǔ)和消散的時(shí)間。5．邏輯運(yùn)算中的三種基本運(yùn)算是與、

4、或、非運(yùn)算。6．描述邏輯關(guān)系的函數(shù)稱為邏輯函。邏輯函數(shù)中的變量和函數(shù)值都只能取0或1兩個(gè)值。7．常用的邏輯函數(shù)表示方法有真值表、函數(shù)表達(dá)式、邏輯圖等，它們之間可以任意地相互轉(zhuǎn)換。實(shí)驗(yàn)2集成邏輯門電路一、實(shí)驗(yàn)?zāi)康?．熟悉集成集成邏輯門電路邏輯的功能及應(yīng)用。2．掌握集成電路的應(yīng)用及測(cè)試方法。二、實(shí)驗(yàn)設(shè)備1、邏輯教學(xué)儀2、集成電路74LS00，74LS86，74S64三、實(shí)驗(yàn)內(nèi)容及步驟1、74LS20引腳圖連線原理圖輸入輸出DCBAY0000100011001010110111110多余輸入端的處理與非門多余輸入端的處理或非門多余輸入端的處理表二輸入端及其狀態(tài)輸

5、出ABCDJKEFGHI1111000000011110100000000011000000000110000000010000000000110000002、74S64引腳圖11068537249GND12Vcc1413111A1B1Y2A2B2Y3Y3A3B4Y4A4B&&&&74LS00引腳排列圖3、74LS00引腳圖測(cè)試電路邏輯功能輸入輸出BAZ00011011輸入輸出BA預(yù)習(xí)ZZ00011011四、實(shí)驗(yàn)報(bào)告1．畫出實(shí)驗(yàn)電路，作出實(shí)測(cè)功能表。2．整理數(shù)據(jù)，寫出實(shí)驗(yàn)報(bào)告。3。預(yù)習(xí)組合電路實(shí)驗(yàn)。實(shí)驗(yàn)3組合電路實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?．熟悉集成集成電路分析方法

6、。2．驗(yàn)證半加器和全加器的邏輯功能。二、實(shí)驗(yàn)設(shè)備1、邏輯教學(xué)儀2、集成電路74LS00，74LS86，74S64三、實(shí)驗(yàn)內(nèi)容及步驟1、74LS00引腳圖11068537249GND12Vcc1413111A1B1Y2A2B2Y3Y3A3B4Y4A4B&&&&74LS00引腳排列圖2、完成半加器測(cè)試填表加法器加法器的基本概念及工作原理加法器——實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的加法運(yùn)算1．半加器——只能進(jìn)行本位加數(shù)、被加數(shù)的加法運(yùn)算而不考慮低位進(jìn)位。列出半加器的真值表：畫出邏輯電路圖。由真值表直接寫出表達(dá)式:如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式：由此畫出

7、用與非門組成的半加器。2．全加器——能同時(shí)進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號(hào)的加法運(yùn)算。由真值表直接寫出邏輯表達(dá)式，再經(jīng)代數(shù)法化簡(jiǎn)和轉(zhuǎn)換得：根據(jù)邏輯表達(dá)式畫出全加器的邏輯電路圖：實(shí)驗(yàn)小結(jié)1．常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器等。2．上述組合邏輯器件除了具有其基本功能外，還可用來設(shè)計(jì)組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏輯電路設(shè)計(jì)的一般原則是：使用MSI芯片的個(gè)數(shù)和品種型號(hào)最少，芯片之間的連線最少3．用MSI芯片設(shè)計(jì)組合邏輯電路最簡(jiǎn)單和最常用的方法是，用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計(jì)多輸

8、入、多輸出的邏輯函數(shù)。表3-1輸入輸出ABZY000110113、