基于vhdl的uart設(shè)計(jì)的開題報(bào)告

《基于vhdl的uart設(shè)計(jì)的開題報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、大學(xué)畢業(yè)設(shè)計(jì)開題報(bào)告學(xué)生姓名：學(xué)號(hào)：學(xué)院、系：專業(yè)：電子科學(xué)與技術(shù)設(shè)計(jì)題目：基于FPGA的異步串行通信電路設(shè)計(jì)指導(dǎo)教師:20年月日開題報(bào)告填寫要求1．開題報(bào)告作為畢業(yè)設(shè)計(jì)（論文）答辯委員會(huì)對(duì)學(xué)生答辯資格審查的依據(jù)材料之一。此報(bào)告應(yīng)在指導(dǎo)教師指導(dǎo)下，由學(xué)生在畢業(yè)設(shè)計(jì)（論文）工作前期內(nèi)完成，經(jīng)指導(dǎo)教師簽署意見(jiàn)及所在專業(yè)審查后生效；2．開題報(bào)告內(nèi)容必須用按教務(wù)處統(tǒng)一設(shè)計(jì)的電子文檔標(biāo)準(zhǔn)格式（可從教務(wù)處網(wǎng)頁(yè)上下載）打印，禁止打印在其它紙上后剪貼，完成后應(yīng)及時(shí)交給指導(dǎo)教師簽署意見(jiàn)；3．學(xué)生寫文獻(xiàn)綜述的參考文獻(xiàn)應(yīng)不少于15篇（不包括辭典、手冊(cè)）。文中應(yīng)用參考文獻(xiàn)處應(yīng)標(biāo)出文獻(xiàn)序號(hào)，文后“參考文

2、獻(xiàn)”的書寫，應(yīng)按照國(guó)標(biāo)GB7714—87《文后參考文獻(xiàn)著錄規(guī)則》的要求書寫，不能有隨意性；4．學(xué)生的“學(xué)號(hào)”要寫全號(hào)（如0201140102,為10位數(shù)），不能只寫最后2位或1位數(shù)字；5.有關(guān)年月日等日期的填寫，應(yīng)當(dāng)按照國(guó)標(biāo)GB/T7408—94《數(shù)據(jù)元和交換格式、信息交換、日期和時(shí)間表示法》規(guī)定的要求，一律用阿拉伯?dāng)?shù)字書寫。如“2004年3月15日”或“2004-03-15”；6.指導(dǎo)教師意見(jiàn)和所在專業(yè)意見(jiàn)用黑墨水筆工整書寫，不得隨便涂改或潦草書寫。畢業(yè)設(shè)計(jì)開題報(bào)告1．結(jié)合畢業(yè)設(shè)計(jì)課題情況，根據(jù)所查閱的文獻(xiàn)資料，撰寫2000字左右的文獻(xiàn)綜述：文獻(xiàn)綜述一課題研究的背景UART（

3、即UniversalAsynchronousReceiverTransmitter通用異步收發(fā)器），是一種串行通信方式。串行通信分為兩種類型：同步通信方式和異步通信方式。異步通信方式的特點(diǎn)是：通信的發(fā)送方和接收方各自有獨(dú)立的時(shí)鐘，傳輸?shù)乃俾视呻p方約定。異步傳輸是一個(gè)字符接一個(gè)字符傳輸，一個(gè)字符的信息由起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位組成[1]。異步串行通信要求的傳輸線少，可靠性高，傳輸距離遠(yuǎn)，被廣泛應(yīng)用于微機(jī)和外設(shè)的數(shù)據(jù)交換。隨著微機(jī)系統(tǒng)的廣泛應(yīng)用和微機(jī)網(wǎng)絡(luò)的極大發(fā)展，串行通信在數(shù)據(jù)通信及控制系統(tǒng)中得到了廣泛應(yīng)用，如手機(jī)，工業(yè)控制，PC等應(yīng)用中都要用到UART，如今，UART

4、應(yīng)用已非常廣泛[2][3]。實(shí)現(xiàn)串口通信主要需要完成兩部分工作：(1)將串口電平轉(zhuǎn)換為設(shè)備電路板的工作電平，即實(shí)現(xiàn)RS-232電平和TTL/CMOS電平的轉(zhuǎn)換；(2)接收并且檢驗(yàn)串行的數(shù)據(jù)，將數(shù)據(jù)變成并行的并提供給處理器處理。實(shí)現(xiàn)RS-232電平和TTL/CMOS電平轉(zhuǎn)換可以用接口芯片來(lái)實(shí)現(xiàn)，實(shí)現(xiàn)數(shù)據(jù)的串行到并行轉(zhuǎn)換用的是UART，它們是實(shí)現(xiàn)串行通信必不可少的兩個(gè)部分[4]。串行通信接口電路一般由串行接口芯片、波特率發(fā)生器、EIA與TTL電平轉(zhuǎn)換器以及地址譯碼電路組成。其中，串行外設(shè)用到的RS232-C異步串行接口，一般采用專用的集成電路實(shí)現(xiàn)，如8250、16450、1655O

5、等，這些芯片速度比較慢，難以滿足一些需要高速應(yīng)用的場(chǎng)合。新型的UART如16650和16750，這類芯片已經(jīng)相當(dāng)復(fù)雜，有的含有許多輔助的模塊（如FIFO），他們可以滿足較高速度的要求[5][6]。但無(wú)論是哪種專用的UART芯片，其引腳較多、體積較大，與其它器件的接口較為復(fù)雜。專用UART芯片能夠?qū)崿F(xiàn)比較全面的串行通信功能，而在實(shí)際應(yīng)用中我們往往只需要使用到UART的部分功能，這就造成了一定的資源浪費(fèi)。在串行接口電路設(shè)計(jì)中如果使用高密度可編程邏輯器，那么在剩余資源充足的情況下我們可以充分利用剩余資源實(shí)現(xiàn)所需的UART的功能，這樣就無(wú)需再外接專門的UART芯片，從而簡(jiǎn)化了電路、縮小

6、了體積、提高了可靠性、并且具有了更大的靈活性。如今這一愿望已成為現(xiàn)實(shí)[7]。二課題研究的現(xiàn)狀和發(fā)展趨勢(shì)30年來(lái)，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來(lái)了巨大的變化[8][9]。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC，F(xiàn)PGA/CPLD和嵌入系統(tǒng)的多種模式。自20世紀(jì)70年代出現(xiàn)第一種可編程邏輯器件PROM以來(lái)，PLD先后經(jīng)歷了PLA、PAL、GAL、CPLD和FPGA等幾代發(fā)展階段，其性能不斷提高，功能也越來(lái)越強(qiáng)大?？删幊踢壿嬈骷坏梢怨?jié)省設(shè)計(jì)面積，而且使得設(shè)計(jì)具有很強(qiáng)的靈活性，隨著可編程器件技術(shù)的發(fā)展

7、，每個(gè)邏輯器件中門電路的數(shù)量愈來(lái)愈多，一個(gè)邏輯器件就可以完成本來(lái)要由很多邏輯器件和存儲(chǔ)芯片完成的功能[10]。這樣就減少了系統(tǒng)的功耗和成本，提高了性能和可靠性[11]。如今，現(xiàn)場(chǎng)可編程門陣列?FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn)，使得電子系統(tǒng)的設(shè)計(jì)者利用與器件相應(yīng)的電子CAD軟件，在實(shí)驗(yàn)室里就可以設(shè)計(jì)自己的專用集成電路ASIC器件[12]。這種可編程ASIC不僅使設(shè)計(jì)的產(chǎn)品達(dá)到小型化、集成化和高可靠性，而且器件具有用戶可編程特性，大大縮短了設(shè)計(jì)周期，減少了設(shè)計(jì)費(fèi)用，降低了設(shè)計(jì)風(fēng)險(xiǎn)。目前