簡單的cpu設(shè)計(jì)

《簡單的cpu設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、CPU伽10計(jì)算機(jī)科學(xué)與技術(shù)姓名：謝XX學(xué)號：201040200XX一.非常簡單的CPU設(shè)計(jì)規(guī)范:1.確定CPU的用途：為64個字節(jié)，并且要求能實(shí)現(xiàn)4條簡單的指該CPU的字長為8位，尋址范令。2.確定ISA:要實(shí)現(xiàn)的指令集如下：指令指令碼操作COMooxxxxxxAC-ACZJREL01AAAAAAPC-PC+OOAAAAAAOR1OAAAAAAAC—ACVM[00AAAAAA]SUB111AAAAAAAC一AC-M[OOAAAAAA]-1要實(shí)現(xiàn)該CPU的功能，還需要一些寄存器完成取指，譯碼和執(zhí)行的步驟.?AR（地址寄存器）一6位，由A[7..0]向存貯器提供地址PC（

2、程序計(jì)數(shù)器）一6位，指出下一條指令的地址DR（數(shù)據(jù)寄存器）—8位，通過D[7..O]從存貯器接收指令和數(shù)據(jù)IR（指令寄存器）一2位，存放從存貯器中取回的指令的操作碼部分1.為CPU設(shè)計(jì)狀態(tài)圖：為丫確定CPU的狀態(tài)圖，需對每條指令作如下分析：①從存貯器中取指令②指令譯碼③指令執(zhí)行一.從存貯器中取指令:⑴原理：根據(jù)馮?諾依曼型的原理（指令在存貯器中順序存放），在CPU能執(zhí)行指令之前，它必須將這條指令從存貯器中取出，CPU通過執(zhí)行如下的操作序列完成這個任務(wù)：①選擇存貯單元由A[5..0]確定②對A[5..O]譯碼、延遲并向存貯器中發(fā)一個信號，使存貯器將此指令輸出到它的輸出引腳

3、。這些引腳與CPU的D[7..0]相連接。CPU從這些引腳讀入數(shù)據(jù)。⑵具體的操作①要取的指令的地址存放在程序計(jì)數(shù)器（PC）中。由于A[5..O]從地址寄存器AR中。這樣，取指令周期的第一個狀態(tài)就是:FETCH1:AR?PC這一狀態(tài)的意義是當(dāng)FETC11為真時，把PC的值送到AR，執(zhí)行微操作AR-PC,以下同理。②CPU必須存貯器中讀取指令。為此CPU必須發(fā)?一個READ信號到存貯器的RD端使存貯器將數(shù)據(jù)送到D[7..O]上。同時，CPU讀進(jìn)該數(shù)據(jù)并放到DR中，因?yàn)镈R是用來訪問存貯器的唯一寄存器。同時還實(shí)現(xiàn)微操作PC—PC+1，為取下一條指令作準(zhǔn)備。EETCH2:DR—

4、M,PC—PC+1③作為取指令的一部分，CPU還必須完成兩件事。?DR的高2位拷貝到IR,母的是確定指令的功能（即將指令的操作碼讀入IR）?DR的第六位拷災(zāi)到AR。FETCH3:IR一DR[7..6]，AR一DR[5..0]圖1-1CPU的取指周期一.指令譯碼:由于本CPU只有四條指令，用不同的IR的值來確定四個不同的執(zhí)行周期:FETCH1FETCH2執(zhí)行執(zhí)行周期周期執(zhí)行執(zhí)行周期周期.指令執(zhí)行:1.COM指令COM1：AC-ACz:將AC取反，再將結(jié)果送回AC中。（在AC的數(shù)字電路中實(shí)現(xiàn)AC的取反操作）2.JREL指令該指令操作碼為O1AAAAAA，即是將PC加上AAA

5、AAA再送回到PC。JPEL1：PC—PC+DR;數(shù)據(jù)寄存器DR和PC的數(shù)相加，并把結(jié)果存回PC中。3.OR指令要完成該指令，CPU要做兩個步驟：0R1：DR-M；從存貯器取出一個操作數(shù)送到數(shù)據(jù)寄存器中（M的地址是由A[5..O]確定的）0R2：AC—ACVDR;數(shù)據(jù)寄存器DR和AC的數(shù)做或操作，并把結(jié)果送回AC中。4.SUB1指令SUB1指令的執(zhí)行周期與OR指令相類似，同樣也要兩個步驟：SUB11：DR-M；從存貯器取出一個操作數(shù)送到數(shù)據(jù)寄存器中SUB12：AC—AC-DR-1;將AC中的數(shù)減去數(shù)據(jù)寄存器DR再減去1，并把結(jié)果放回AC中。綜上，可以得到CPU的完全狀態(tài)

6、圖：五.建立所需要的數(shù)據(jù)通路：1.與CPU的每個狀態(tài)相關(guān)聯(lián)的微操作（共9個狀態(tài)）FETCH1：AR-PCFETCH2：DR—M,PC—PC+1FETCH3:IR—DR[7..6]，AR—DR[5..O]C0M1：AC-ACzJPEL1：PC一PC+DR0R1：DR<-M0R2：AC-ACVDRSUB11：DR<-MSUB12：AC—AC-DR-11.建立數(shù)據(jù)通路的原理和方法存貯器數(shù)據(jù)通路的原理：①存貯器是通過引腳D[7..0]將數(shù)據(jù)送給CPU的8位內(nèi)部總線。②存貯器的地址確定是通過地址引腳A[5..O]和D[7..O]通路，如圖1-3圖1-3CPU初步的寄存器部分CPU

7、的內(nèi)部數(shù)據(jù)通路：該CPU的內(nèi)部數(shù)據(jù)通路采用在總線的方式，右利于滿足各種寄存器數(shù)據(jù)交換的需要，減少數(shù)據(jù)通路1.CPU內(nèi)部寄存器控制信號的定義和確定方法1).原理：首先把各種操作重新分組，依據(jù)是把修改同一個寄存器的操作分配在同一組。本CPU共有九種狀態(tài)，五個寄存器的分配情況如下：AR:AR<-PC；AR-DR[5..0]PC:PC-PC+1；PC?PC+DRDR:DR<-MIR:IR-DR[7..6]AC:AC一AC';AC-ACVDR；AC一AC-DR-12).決定每個部件應(yīng)完成的功能(1)AR,DR,IR這三個寄存器總是從其他一些部件中裝