基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析

基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析

ID:20644267

大?。?.97 MB

頁(yè)數(shù):52頁(yè)

時(shí)間:2018-10-14

基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析_第1頁(yè)
基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析_第2頁(yè)
基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析_第3頁(yè)
基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析_第4頁(yè)
基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析_第5頁(yè)
資源描述:

《基于stratix+ⅳ+fpga雙ddr2接口信號(hào)完整性和時(shí)序分析》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)

1、⑨碩士擘位論文MASTER’STHESIS摘要眾所周知,在PCB版圖設(shè)計(jì)中,MCU與DDR2間的走線排布是件非常困難的事情。而在實(shí)際應(yīng)用中,含有雙DDR2的設(shè)計(jì)尤為常見(jiàn)。本論文既以Altcra公司的StratixWFPGA與Micron公司的MT47H18M8DDR2接口數(shù)據(jù)通信為研究對(duì)象,通過(guò)分析DDR2接口的數(shù)字電平形態(tài)與時(shí)序,制訂一個(gè)PCB排布方案,使得CPU與DDR2之間的通信更為可靠。論文分別深入分析了所有類(lèi)型DDR2接口的信號(hào),包括時(shí)鐘信號(hào)、地址/命令信號(hào)、寫(xiě)數(shù)據(jù)選通信號(hào)以及寫(xiě)數(shù)據(jù)信號(hào)。通過(guò)PCB傳輸線的阻抗控制、

2、傳輸線T型分枝結(jié)構(gòu)的優(yōu)化、驅(qū)動(dòng)電流的選取以及最重要的端接或片上終結(jié)電阻,來(lái)實(shí)現(xiàn)數(shù)字波形的修飾與幅度調(diào)整,從而獲得最優(yōu)的電平判決。另一方面,在時(shí)鐘系統(tǒng)中由于雙DDR2接口的地址/命令捕獲與時(shí)鐘信號(hào)構(gòu)成源同步時(shí)鐘系統(tǒng),寫(xiě)數(shù)據(jù)捕獲與寫(xiě)數(shù)據(jù)選通信號(hào)也構(gòu)成源同步時(shí)鐘系統(tǒng)。但二者的區(qū)別在于,寫(xiě)數(shù)據(jù)捕獲是在選通信號(hào)的上下沿觸發(fā),而地址/命令捕獲只在時(shí)鐘信號(hào)的上跳沿觸發(fā)。在各自的源同步時(shí)鐘系統(tǒng)中,同時(shí)使建立時(shí)間裕量與保持時(shí)間裕量最大,即建立時(shí)間裕量等于保持時(shí)間裕量。本論文通過(guò)找出系統(tǒng)的建立/保持時(shí)間裕量與時(shí)鐘線、選通線、數(shù)據(jù)線以及地址/命令線

3、信號(hào)傳輸時(shí)延的關(guān)系,進(jìn)一步結(jié)合阻抗控制下的單位長(zhǎng)度PCB傳輸線的時(shí)延,得到建薊保持時(shí)間裕量與PCB傳輸線長(zhǎng)度的關(guān)系。通過(guò)調(diào)整傳輸線的長(zhǎng)度,來(lái)實(shí)現(xiàn)建立時(shí)間與保持時(shí)間裕量的最大。論文中對(duì)時(shí)序的仿真,使用了眼圖測(cè)量與眼圖模板標(biāo)示。首先分別設(shè)定數(shù)據(jù)線、數(shù)據(jù)選通線、地址/命令線以及時(shí)鐘線的長(zhǎng)度。通過(guò)建立電路模型并輸出眼圖,制作眼圖模板。在眼圖模板上顯示出建立時(shí)間、保持時(shí)間、建立時(shí)間裕量、保持時(shí)間裕量以及時(shí)鐘抖動(dòng)。這樣可以直觀的顯示出需要調(diào)整的時(shí)間裕量,以方便通過(guò)走線長(zhǎng)度的調(diào)整實(shí)現(xiàn)時(shí)間裕量的調(diào)整。關(guān)鍵詞:源同步時(shí)鐘系統(tǒng):時(shí)序;T型分枝;擺

4、幅;眼圖;最優(yōu)電平判決裕量最大建立時(shí)間裕量;最大保持時(shí)間裕量AbstractAsisknowntoall,PCBlayoutbetweentheMCUandDDR2isverydifficultinthePCBlayoutdesign.Inpracticalapplications,thedesigncontainingdoubleDDR2isverycommon.Inthispaper,WefocusOnStratixIVFPGAofAlteraandMT47H18M8DDR2ofMicron,analysetheDDR2i

5、nterfacedigiitallevelandtiming,todevelopaPCBlayoutscheme,thusthecommunicationbetweenCPUandDDR2ismOlereliable.Thispaperanalyzedeloeksignal,address/commandsignal,writedatasignal,andwritedatastrobesignaloftheDDR2interfacerespectively.IncludingallsignaltypesoftheDDR2int

6、erface.ThroughimpedancecontrolofthePCBtransmissionline,theoptimizationoftransmissionlineTbranchstructureandthemostimportanttermination01"ODT,Wecallimplementdecorateofdigitalwaveformandadjustmentofamplitude,Inordertoobtaintheoptimalleveldecision.Ontheotherhand,inthec

7、locksystemofdoubleDDR2interfaceaddress/commandcaptureandtheclocksignalconstituteasourcesynchronousclocksystem,writedatacaptureandwritedatastrobesignalconstituteanotherSOUrCesynchronousclocksystem.Butthedifferencebetweellthetwois,towritedatacapturetriggerinthestrobes

8、ignalupperandloweredge,andtheaddress/commandcapturedtriggerjustintheclocksignaluppercdge.Inthel'espectivcsourcesynchronousclocksystem,toma

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫(huà)的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問(wèn)題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。