資源描述：
《實驗一算術邏輯單元alu》由會員上傳分享，免費在線閱讀，更多相關內容在學術論文-天天文庫。
1、術邏輯單元ALU姓名：曾智超班級：軟件2班學號：2013551722實驗日期：2014年10月22日術邏輯單元ALU姓名：曾智超班級：軟件2班學號：2013551722實驗日期：2014年10月22日術邏輯單元ALU姓名：曾智超班級：軟件2班學號：2013551722實驗日期：2014年10月22日實驗軟件：Quartus13.0實驗器材:SOPC_EDA現代計算機組成原理實驗系統(tǒng)Cw48-Cp++實驗操作系統(tǒng)：MicrosoftwindowsXP實驗目的1.理解算術邏輯單元ALU的工作原理。2.掌握算術邏輯單元A
2、LU的設計方法。3.驗證32位算術邏輯單元ALU的加、減、與、移位功能。4.按給定數據，完成幾種指定的算術和邏輯運算。實驗要求1、做好實驗預習，掌握運算器的數據傳送通路和ALU的功能特性，并熟悉本實驗中所用的控制臺開關的作用和使用方法。2、寫出實驗報告，內容是：①實驗目的；②按理論分析值填寫好表1-2、表1-3,給出對應的仿真波形。③列表比較實驗數據（2）的理論分析值與實驗結果值；并對結果進行分析。實驗結果與理論分析值比較，有沒有不同？為什么？④通過本實驗，你對運算器ALU有何認識，有什么心得體會？實驗內容算術邏輯
3、單元ALU的設計如圖1-1所示。其中運算器addsub32能實現32位的加減運算。參加運算的兩個32位數據分別為A[31..O]和B[31..O]，運算模式由aluc[3..O]的16種組合決定，而aluc[3..O]的值由4位2進制計數器LPM_COUNTER產生，計數吋鐘是Sclk(圖1-1)；r[31..O]為輸出結果，Z為運算后的零標志位。ALU功能如表1-1所示。表1-1ALU的運算功能選擇端alucALU功能3210*000R=A加忍*001R=A^B*010=A十B*100F=A-B*101R=A+B
4、*110R=將B邏輯左移16位0011R=B邏輯左移4[4..O]位0111R=B邏輯右移4
5、4..0
6、位1111R=B算數右移4[4..0]位注1、*表示毎一位都移至下一更高有效位，“+”是邏輯或，“加”是算術加實驗步驟(1)設計ALU元件在QuartusII環(huán)境下，用文本輸入編輯器TextEditor輸入AUJ.V算術邏輯單元文件，編譯VerilogHDL文件，并將ALU.V文件制作成一個可調用的原理圖元件。(2)以原理圖方式建立頂層文件工程選擇圖形方式。根據圖1-1輸入實驗Hl路圖，從QuartusII的基本
7、元件庫中將各元件調入圖形編輯窗!■!、連線，添加輸入輸出引腳。將所設計的圖形文件ALILsy.bdf保存到原先建立的文件夾屮，將當前文件設置成工程文件，以后的操作就都是對當前工程文件進行的。(1)器件選擇選擇Cyclone系列，在Devices中選擇器件EP1C12QC240C8。編譯，引腳鎖定，再編譯。引腳鎖定后需要再次進行編譯，方能將鎖定信息確定下來，同時生成芯片編程/配置所需要的各種文件。(2)芯片編程Programming(可以直接選擇光盤中的示例已完成的設計進行驗證實驗)打開編程窗口。將配置文件ALU_s
8、y.sof卜*載進GW48系列現代計算機組成原理系統(tǒng)中的FPGA中。(3)選擇實驗系統(tǒng)的電路模式是NO.O，驗證ALU的運算器的算術運算和邏輯運算功能實驗原理圖輸入端CLR負責時鐘信號，AD_B1和IN負責數據的輸入。DA、DB、R和Z為輸岀端口。引腳分配:AD_B1InputPIN__2352B2__N2PIN__2353.3-VLVTTL24mAALU[3]OutputPIN__1683B3__N0PIN__1683.3-VLVTTL24mAALU[2]OutputPIN__1673B3__N0PIN_1673
9、.3-VLVTTL24mAALU[1]OutputPIN,_1663B3__N0PIN__1663.3-VLVTTL24mAALU[O]OutputPIN..1653B3._N0PIN__1653.3-VLVTTL24mACLRInputPIN__2392B2__N2PIN__2393.3-VLVTTL24mADAp]OutputPIN__201Bl__N0PIN__203.3-VLVTTL24mADA[6]OutputPIN__191Bl__N0PIN__193.3-VLVTTL24mADA[5】OutputPI
10、N._181Bl__N0PIN__183.3-VLVTTL24mADA[4]OutputPIN__171Bl__N0PIN_173.3-VLVTTL24mADA[3]OutputPIN__161Bl__N0PIN__163.3-VLVTTL24mADA[2]OutputPIN__151Bl__N0PIN__153.3-VLVTTL24mADA[1]Outpu
