算術(shù) 邏輯單元ALU

《算術(shù) 邏輯單元ALU》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、ALU百科名片??ALU算術(shù)邏輯單元(ArithmeticLogicUnit,ALU)是中央處理器(CPU)的執(zhí)行單元，是所有中央處理器的核心組成部分，由"AndGate"和"OrGate"構(gòu)成的算術(shù)邏輯單元，主要功能是進行二進制的算術(shù)運算，如加減乘(不包括整數(shù)除法)?；旧希谒鞋F(xiàn)代CPU體系結(jié)構(gòu)中，二進制都以二補數(shù)的形式來表示。目錄定義運算方法結(jié)構(gòu)運算器主要功能下面舉例8位ALU的兩種設計方案生物學中ALU編輯本段定義　　計算機中執(zhí)行各種算術(shù)和邏輯運算操作的部件。運算器的基本操作包括加、減、乘、除四則運算，與、或、非、異或等邏輯操作，以及

2、移位、比較和傳送等操作，亦稱算術(shù)邏輯部件（ALU）。計算機運行時，運算器的操作和操作種類由控制器決定。運算器處理的數(shù)據(jù)來自存儲器；處理后的結(jié)果數(shù)據(jù)通常送回存儲器，或暫時寄存在運算器中。??ALU數(shù)據(jù)運算器的處理對象是數(shù)據(jù)，所以數(shù)據(jù)長度和計算機數(shù)據(jù)表示方法，對運算器的性能影響極大。70年代微處理器常以1個、4個、8個、16個二進制位作為處理數(shù)據(jù)的基本單位。大多數(shù)通用計算機則以16、32、64位作為運算器處理數(shù)據(jù)的長度。能對一個數(shù)據(jù)的所有位同時進行處理的運算器稱為并行運算器。如果一次只處理一位，則稱為串行運算器。有的運算器一次可處理幾位（通常為6或

3、8位），一個完整的數(shù)據(jù)分成若干段進行計算，稱為串并行運算器。運算器往往只處理一種長度的數(shù)據(jù)。有的也能處理幾種不同長度的數(shù)據(jù)，如半字長運算、雙倍字長運算、四倍字長運算等。有的數(shù)據(jù)長度可以在運算過程中指定，稱為變字長運算?！　“凑諗?shù)據(jù)的不同表示方法，可以有二進制運算器、十進制運算器、十六進制運算器、定點整數(shù)運算器、定點小數(shù)運算器、浮點數(shù)運算器等。按照數(shù)據(jù)的性質(zhì)，有地址運算器和字符運算器等?！　〔僮鬟\算器能執(zhí)行多少種操作和操作速度，標志著運算器能力的強弱，甚至標志著計算機本身的能力。運算器最基本的操作是加法。一個數(shù)與零相加，等于簡單地傳送這個數(shù)。將一

4、個數(shù)的代碼求補，與另一個數(shù)相加，相當于從后一個數(shù)中減去前一個數(shù)。將兩個數(shù)相減可以比較它們的大小?！　∽笥乙莆皇沁\算器的基本操作。在有符號的數(shù)中，符號不動而只移數(shù)據(jù)位，稱為算術(shù)移位。若數(shù)據(jù)連同符號的所有位一齊移動，稱為邏輯移位。若將數(shù)據(jù)的最高位與最低位鏈接進行邏輯移位，稱為循環(huán)移位?！　∵\算器的邏輯操作可將兩個數(shù)據(jù)按位進行與、或、異或，以及將一個數(shù)據(jù)的各位求非。有的運算器還能進行二值代碼的16種邏輯操作。??寄存器連線面乘、除法操作較為復雜。很多計算機的運算器能直接完成這些操作。乘法操作是以加法操作為基礎的，由乘數(shù)的一位或幾位譯碼控制逐次產(chǎn)生部分

5、積，部分積相加得乘積。除法則又常以乘法為基礎，即選定若干因子乘以除數(shù)，使它近似為1，這些因子乘被除數(shù)則得商。沒有執(zhí)行乘法、除法硬件的計算機可用程序?qū)崿F(xiàn)乘、除，但速度慢得多。有的運算器還能執(zhí)行在一批數(shù)中尋求最大數(shù)，對一批數(shù)據(jù)連續(xù)執(zhí)行同一種操作，求平方根等復雜操作。編輯本段運算方法　　實現(xiàn)運算器的操作，特別是四則運算，必須選擇合理的運算方法。它直接影響運算器的性能，也關(guān)系到運算器的結(jié)構(gòu)和成本。另外，在進行數(shù)值計算時，結(jié)果的有效數(shù)位可能較長，必須截取一定的有效數(shù)位，由此而產(chǎn)生最低有效數(shù)位的舍入問題。選用的舍入規(guī)則也影響到計算結(jié)果的精確度。編輯本段結(jié)構(gòu)

6、　　運算器包括寄存器、執(zhí)行部件和控制電路3個部分?！　≡诘湫偷倪\算器中有3個寄存器：接收并保存一個操作數(shù)的接收寄存器；保存另一個操作數(shù)和運算結(jié)果的累加寄存器；在進行乘、除運算時保存乘數(shù)或商數(shù)的乘商寄存器。執(zhí)行部件包括一個加法器和各種類型的輸入輸出門電路。控制電路按照一定的時間順序發(fā)出不同的控制信號，使數(shù)據(jù)經(jīng)過相應的門電路進入寄存器或加法器，完成規(guī)定的操作。　　為了減少對存儲器的訪問，很多計算機的運算器設有較多的寄存器，存放中間計算結(jié)果，以便在后面的運算中直接用作操作數(shù)?！　榱颂岣哌\算速度，某些大型計算機有多個運算器。它們可以是不同類型的運算器

7、，如定點加法器、浮點加法器、乘法器等，也可以是相同類型的運算器。編輯本段運算器　　由算術(shù)邏輯單元(ALU)、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。相對控制器而言，運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的所以它是執(zhí)行部件。編輯本段主要功能　　執(zhí)行所有的算術(shù)運算；　　執(zhí)行所有的邏輯運算，并進行邏輯測試，如零值測試或兩個值的比較。編輯本段下面舉例8位ALU的兩種設計方案　　使用原理圖方法設計：　　使用VHDL方法設計：　　8-BitALUinVHDL　　Thisari

8、thmeticlogicunitaccepts8-bitinputs,butitcaneasilybemoddedtohigherbits.Itsup