DRAM原理 5 ：DRAM Devices Organization.doc

《DRAM原理 5 ：DRAM Devices Organization.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫(kù)。

1、DRAM原理5：DRAMDevicesOrganization　　隨著系統(tǒng)對(duì)內(nèi)存容量、帶寬、性能等方面的需求提高，系統(tǒng)會(huì)接入多個(gè)DRAMDevices。而多個(gè)DRAMDevices不同的組織方式，會(huì)帶來不同的效果。本文將對(duì)不同的組織方式及其效果進(jìn)行簡(jiǎn)單介紹?！　?.SingleChannelDRAMController組織方式　　SingleChannel指DRAMController只有一組控制和數(shù)據(jù)總線。在這種場(chǎng)景下，DRAMController與單個(gè)或者多個(gè)DRAMDevices的連接方式如下所示：　　1.1連接

2、單個(gè)DRAMDevice　　SingleChannel連接單個(gè)DRAMDevice是最常見的一種組織方式。由于成本、工藝等方面的因素，單個(gè)DRAMDevice在總線寬度、容量上有所限制，在需要大帶寬、大容量的產(chǎn)品中，通常接入多個(gè)DRAMDevices?！　?.2連接多個(gè)DRAMDevices　　　　上圖中，多個(gè)DRAMDevices共享控制和數(shù)據(jù)總線，DRAMController通過ChipSelect分時(shí)單獨(dú)訪問各個(gè)DRAMDevices。此外，在其中一個(gè)Device進(jìn)入刷新周期時(shí)，DRAMController可以按

3、照一定的調(diào)度算法，優(yōu)先執(zhí)行其他Device上的訪問請(qǐng)求，提高系統(tǒng)整體內(nèi)存訪問性能?！　OTE：CS0和CS1在同一時(shí)刻，只有一個(gè)可以處于使能狀態(tài)，即同一時(shí)刻，只有一個(gè)Device可以被訪問?！　∩鲜龅倪@種組織方式只增加總體容量，不增加帶寬。下圖中描述的組織方式則可以既增加總體容量，也增加帶寬?！　　　∩蠄D中，多個(gè)DRAMDevices共享控制總線和ChipSelect信號(hào)，DRAMController同時(shí)訪問每個(gè)DRAMDevices，各個(gè)Devices的數(shù)據(jù)合并到一起，例如Device1的數(shù)據(jù)輸出到數(shù)據(jù)總線的DAT

4、A[0:7]信號(hào)上，Device2的數(shù)據(jù)輸出到數(shù)據(jù)總線的DATA[8:15]上。這樣的組織方式下，訪問16bits的數(shù)據(jù)就只需要一個(gè)訪問周期就可以完成，而不需要分解為兩個(gè)8bits的訪問周期?！　?.MulTIChannelDRAMController組織方式　　MulTIChannel指DRAMController只有多組控制和數(shù)據(jù)總線，每一組總線可以獨(dú)立訪問DRAMDevices。在這種場(chǎng)景下，DRAMController與DRAMDevices的連接方式如下所示：　　2.1連接SingleChannelDRAMD

5、evices　　　　這種組織方式的優(yōu)勢(shì)在于多個(gè)Devices可以同時(shí)工作，DRAMController可以對(duì)不同Channel上的Devices同時(shí)發(fā)起讀寫請(qǐng)求，提高了讀寫請(qǐng)求的吞吐率。　　NOTE：CS0和CS1在同一時(shí)刻，可以同時(shí)處于使能狀態(tài)，即同一時(shí)刻，兩個(gè)Devices可以同時(shí)被訪問?！　?.2連接MulTIChannelDRAMDevice　　　　在一些DRAM產(chǎn)品中，例如LPDDR3、LPDDR4等，引入了MulTIChannel的設(shè)計(jì)，即一個(gè)DRAMDevices中包括多個(gè)Channel。這樣就可以在單個(gè)

6、Device上達(dá)成MultiChannel同時(shí)訪問的效果，最終帶來讀寫請(qǐng)求吞吐率的提升。