資源描述：
《DRAM 原理 2 ：DRAM Memory Organization.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫。
1、DRAM原理2：DRAMMemoryOrganization 在DRAMStorageCell章節(jié)中，介紹了單個Cell的結(jié)構(gòu)。在本章節(jié)中，將介紹DRAM中Cells的組織方式?！ 榱烁逦拿枋鯟ells的組織方式，我們先對上一章節(jié)中的DRAMStorageCell進行抽象，最后得到新的結(jié)構(gòu)圖，如下： 1.MemoryArray DRAM在設(shè)計上，將所有的Cells以特定的方式組成一個MemoryArray。本小節(jié)將介紹DRAM中是如何將Cells以特定形式的MemoryArray組織起來的。 首先，我們在不考慮形式的情況下，最簡單的組織方式，就是在一個Bit
2、line上，掛接更多的Cells，如下圖所示： 然而，在實際制造過程中，我們并不會無限制的在Bitline上掛接Cells。因為Bitline掛接越多的Cells，Bitline的長度就會越長，也就意味著Bitline的電容值會更大，這會導(dǎo)致Bitline的信號邊沿速率下降（電平從高變低或者從低變高的速率），最終導(dǎo)致性能的下降。為此，我們需要限制一條Bitline上掛接的Cells的總數(shù)，將更多的Cells掛接到其他的Bitline上去?！ 腃ell的結(jié)構(gòu)圖中，我們可以發(fā)現(xiàn)，在一個Cell的結(jié)構(gòu)中，有兩條Bitline，它們在功能上是完全等價的，因此，我們可以把C
3、ells分?jǐn)偟讲煌腂itline上，以減小Bitline的長度。然后，Cells的組織方式就變成了如下的形式： 當(dāng)兩條Bitline都掛接了足夠多的Cells后，如果還需要繼續(xù)拓展，那么就只能增加Bitline了，增加后的結(jié)構(gòu)圖如下： 從圖中我們可以看到，增加Bitline后，SenseAmplifier、ReadLatch和WriteDriver的數(shù)量也相應(yīng)的增加了，這意味著成本、功耗、芯片體積都會隨著增加。由于這個原因，在實際的設(shè)計中，會優(yōu)先考慮增加Bitline上掛接的Cells的數(shù)量，避免增加Bitline的數(shù)量，這也意味著，一般情況下Wordlin
4、e的數(shù)量會比Bitline多很多?！ ∩蠄D中，呈現(xiàn)了一個由16個Cells組成的MemoryArray。其中的控制信號有8個Wordline、2個CSL、2個WE，一次進行1個Bit的讀寫操，也就是可以理解為一個8x2x1的MemoryArray?！ ∪绻?個CSL和2個WE合并成1個CSL和1個WE，如下圖所示。此時，這個MemoryArray就有8Wordline、1個CSL、1個WE，一次可以進行2個Bit的讀寫操作，也就是成為了8x1x2的MemoryArray。 按照上述的過程，不斷的增加Cells的數(shù)量，最終可以得到一個mxnxw的MemoryArra
5、y，如下圖所示 其中，m為Wordline的數(shù)量、n為CSL和WE控制信號的數(shù)量、w則為一次可以進行讀寫操作的Bits。在實際的應(yīng)用中，我們通常以RowsxColumnsxDataWidth來描述一個MemoryArray。后續(xù)的小節(jié)中，將對這幾個定義進行介紹。1.1DataWidth MemoryArray的DataWidth是指對該Array進行一次讀寫操作所訪問的Bit位數(shù)。這個位數(shù)與CSL和WE控制線的組織方式有關(guān)。1.2Rows DRAMMemory中的Row與Wordline是一一對應(yīng)的，一個Row本質(zhì)上就是所有接在同一根Wordline上的Cell
6、s，如下圖所示?！ RAM在進行數(shù)據(jù)讀寫時，選中某一Row，實質(zhì)上就是控制該Row所對應(yīng)的Wordline，打開Cells，并將Cells上的數(shù)據(jù)緩存到SenseAmplifiers上。 RowSize 一個Row的Size即為一個Row上面的Cells的數(shù)量。其中一個Cell存儲1個Bit的信息，也就是說，RowSize即為一個Row所存儲的Bit位數(shù)。1.3Columns Column是MemoryArray中可尋址的最小單元。一個Row中有n個Column，其中n=RowSize/DataWidth。下圖是RowSize為32，DataWidth為8時，
7、Column的示例?！ olumnSize 一個Column的Size即為該Column上所包含的Cells的數(shù)量，與DataWidth相同。ColumnSize和DataWidth在本質(zhì)上是一樣的，也是與CSL和WE控制線的組織方式有關(guān)（參考MemoryArray小節(jié)中關(guān)于CSL的描述）。2.MemoryBank
