基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc

基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc

ID:27870220

大小:61.50 KB

頁數:4頁

時間:2018-12-06

基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc_第1頁
基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc_第2頁
基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc_第3頁
基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc_第4頁
資源描述:

《基于DSP-FPGA的超高速跳頻系統(tǒng)基帶設計與實現.doc》由會員上傳分享,免費在線閱讀,更多相關內容在學術論文-天天文庫。

1、基于DSP/FPGA的超高速跳頻系統(tǒng)基帶設計與實現  跳頻通信系統(tǒng)作為擴頻通信體制中的一種重要類型,以其出色的抗遠近效應、抗干擾能力,在軍用、民用通信領域得到了廣泛應用。跳頻通信方式是指載波受一偽隨機碼的控制,不斷地、隨機地跳變,可看成載波按照一定規(guī)律變化的多頻頻移鍵控(MFSK)。跳頻通信的頻率受偽隨機碼控制不斷跳變,跳頻圖案可以設置幾千乃至上萬個,收發(fā)兩端只要跳頻圖案一致,跳頻時間同步,就可在信息傳輸過程中不斷跳變空間頻率信道,實現跳頻通信?! 〗陙黼S著半導體工藝和計算機技術的發(fā)展,DSP(DigitalSignalProcessor)、FPGA(Fiel

2、dProgrammableGatesArray)等現代信號處理芯片越來越成熟和普遍使用,以前只能理論研究的跳頻技術有了實現的可能?! ?基于FPGA/DSP的跳頻系統(tǒng)硬件架構  本跳頻通信系統(tǒng)的發(fā)射系統(tǒng)如圖1。信源信息進入DSP進行信道編碼;隨后DSP根據編碼結果使能FPGA控制DDS在中頻段產生跳頻信號;最后混頻器把信號頻率搬移到射頻上,經過高頻放大器放大后發(fā)射?!   〗邮障到y(tǒng)如圖2。天線將接收到的信號經過高頻放大器放大后,與第一本振混頻,產生第一中頻信號;DDS受DSP控制,作為第二本振,與接收到的跳頻信號按相同規(guī)律跳頻(但頻率相差一個中頻),至此得到了固

3、定中頻,完成解跳;隨后,對信號進行中頻采樣,在數字域中利用正交NCO(NCO位于FPGA中,受DSP控制)實現數字解調;得到的結果在DSP中進行信道解碼,恢復原始信息,送到信宿?! 】梢钥吹奖咎l系統(tǒng)中,FPGA是硬件邏輯的載體,完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制;DSP控制FPGA內部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統(tǒng)基帶部分的發(fā)射與接收及其一系列計算任務;高精度時鐘源為整個系統(tǒng)提供時間基準,經過DSP、FPGA、DDS等器件內部鎖相環(huán)倍頻,為各器件提供主時鐘?! ?DSP與FPGA之間的數據通信設計  DSP

4、與FPGA之間的接口如圖3所示?!   PGA上的邏輯設計采用了OnChipBus+UserLogic的SOPC設計思想。其中OnChipBus采用Avalon總線。Avalon交換結構是Altera公司提出的一種在可編程片上系統(tǒng)中連接片上處理器和各種外設的互聯機構,是一種同步總線,包含完善的總線仲裁邏輯,并針對自身產品進行邏輯優(yōu)化,特別適合用在AlteraFPGA上。但是,Avalon總線與C54x系列DSP的外部存儲器異步接口時序不兼容,為此,設計了BusBridge模塊,一邊是DSPEMIF的SlaveInterface,連接到DSP的EMIF,映射到D

5、SPIO空間;另一邊是Avalon總線的MasterInterface,連接到Avalon總線,從而實現兩種總線間數據的透明傳輸?! PGA的內部邏輯采用了模塊化的設計思想,每個Logic都包括AvalonSlaveInterface、RegisterFile和UserLogic三部分。其中,AvalonSlaveInterface是AvalonBus的從接口邏輯;RegisterFile是寄存器組邏輯,通過Avalone總線映射到DSP相應的IO地址空間;UserLogic用于實現用戶邏輯,其功能完全由RegisterFile的內容決定。各個模塊獨立工作,模

6、塊之間的通信通過片上總線進行,增加了設計的靈活性,便于維護和擴展,并可以利用SOPCBuilder工具完成系統(tǒng)的集成?! ?基于DSP/FPGA的跳頻系統(tǒng)基帶部分關鍵模塊設計  3.1跳頻器設計  本設計選用DDS作為跳頻器。DDS可以視為由NCO和高速DAC構成。NCO決定了DDS輸出信號的頻率范圍、分辨率和相位分辨率等參數,它主要由相位累加器、相位偏移加法器和余弦表構成。其具體實現如圖4?!     榱诉m應復雜的數字接口,在FPGA中設計了DDSController邏輯,完成了對所有時序和數據格式的轉換。DSP僅通過讀寫DDSController中的幾個寄

7、存器就可以實現對DDS的所有操作。DDS的輸出端采用了互補電流輸出,經過變壓器耦合并通過低通濾波器后得到基頻信號。

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯系客服處理。